

東南大學

硕士学位论文

0.35 μ m CMOS 工艺下 12 位 30MS/s SAR ADC
的设计

专业名称: 集成电路工程

研究生姓名: 陈海波

导师姓名: 孟 桥 教授

赵文遐 高工



Design of a 12 bits 30MS/s SAR ADC Based on 0.35 μ m CMOS Process

A Thesis Submitted to

Southeast University

For the Academic Degree of Master of Engineering

BY

Chen Haibo

Supervised by

Professor Meng Qiao

and

Senior Engineer Zhao Wenxia

School of Integrated Circuits

Southeast University

March 2016

东南大学学位论文独创性声明

本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。

研究生签名： 陈海波 日期： 2016年3月7日

东南大学学位论文使用授权声明

东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布（包括以电子信息形式刊登）论文的全部内容或中、英文摘要等部分内容。论文的公布（包括以电子信息形式刊登）授权东南大学研究生院办理。

研究生签名： 陈海波 导师签名：  日期： 2016.3.7

摘要

逐次逼近型模数转换器（Successive Approximation Register Analog to Digital Converter, SAR ADC）作为奈奎斯特模数转换器的一大分支，和其他结构的模数转换器相比，具有功耗低，成本小，结构简单等特点，在无线传感网，有线通信，蜂窝电话，硬盘驱动，数据存储和数字视频等领域 SAR ADC 得到了广泛的应用。

本课题基于中高速无线传感网的要求，设计了一款 12bit 30MS/s 低功耗 SAR ADC。论文分别从提高 ADC 转换速度、精度和降低功耗三个方面研究并改进 SAR ADC 的各个模块电路。采用改进的栅压自举开关作为采样保持电路，提高了开关采样的线性度；采用分段电容式数模转换器（Digital to Analog Converter, DAC），减小了芯片面积，降低了动态功耗；高端电容阵列的高三位采用温度计编码，保证了 DAC 高位的单调性；分段电容阵列的版图采用共质心的布局方式，提高了电容的匹配精度；在预放大锁存比较器输入端添加反馈噪声减小电路，减小了反馈噪声；在预放大器输出端添加调节电阻，改善了比较器的延迟；SAR 控制逻辑采用动态锁存器存储比较结果，减小了电路面积和动态功耗。本课题完成了 SAR ADC 各个模块版图和整体电路版图的设计，并给出了电路系统的仿真结果，最后给出了 SAR ADC 芯片的测试内容。

本课题采用 TSMC 0.35 μm CMOS 工艺设计了 12bit 30MS/s 低功耗 SAR ADC，版图总面积为 0.98mm²，电路后仿真结果是：采样率为 30MS/s 时，SAR ADC 的信号噪声失真比达到 69dB，无杂散动态范围达到 76.1dB，有效位数达到 11.2bit，电路总功耗小于 13.4mW，仿真结果表明本设计完成的 SAR ADC 满足设计指标要求。

关键词：逐次逼近型模数转换器，栅压自举开关，数模转换器，比较器

Abstract

As an embranchment of Nyquist ADCs, successive approximation register (SAR) ADCs have been widely used in wireless sensor networks, cable communication, cellular phone, hard disk drive, data storage and digital video due to its high power efficiency, low cost and simple structure.

Based on the requirements of high speed wireless sensor networks, a 12bit, 30MS/s low-power successive approximation ADC is designed in this thesis. This paper researches and designs the unit circuits which can increase the conversion rate, improve the accuracy and reduce the power consumption of SAR ADC. In order to increase the sampling accuracy of SAR ADC, an improved bootstrapped switch is used to realize the sampling and hold circuit. Segmented capacitor arrays are used to realize the DAC circuit, which method can reduce DAC area and increase the power efficiency. To ensure the piecewise of DAC, the high array uses a thermometer encoding. And to improve the matching accuracy of the capacitor, DAC layout adopts the way of common mass center. The preamplifier with large latch comparator is used to reduce kickback noise. And the added regulating resistance improves the delay time. In order to reduce the circuit area and the dynamic power consumption, the SAR control logic uses the dynamic latch to store the comparison results. The layout of SAR ADC and system simulation results are showed in this paper. Finally, this paper discusses the test results of SAR ADC.

The design of SAR ADC is implemented in 3.3V TSMC 0.35 μ m CMOS process. The area of layout is 0.98mm². The simulation results show that: when sampling speed is 30MS/s, signal to noise and distortion ratio is 69.0dB, spurious free dynamic range is 76.1dB, the effective number of bits is 11.2bit and power consumption is 13.4mW. Simulation results show that this design meets the system design specifications.

Keywords: SAR ADC, bootstrapped switch, DAC, comparator

目录

摘要.....	I
ABSTRACT.....	III
第一章 绪论.....	1
1.1 课题背景与意义.....	1
1.2 国内外研究现状.....	2
1.3 研究内容与设计指标.....	4
1.4 论文组织.....	4
第二章 ADC 基本原理.....	5
2.1 ADC 工作原理.....	5
2.1.1 采样保持电路.....	5
2.1.2 量化.....	6
2.1.3 编码.....	7
2.2 常见 ADC 结构.....	7
2.2.1 全并行 ADC.....	7
2.2.2 折叠插值 ADC.....	8
2.2.3 流水线 ADC.....	9
2.2.4 $\Sigma\text{-}\Delta$ ADC.....	9
2.2.5 SAR ADC.....	10
2.2.6 几种类型 ADC 结构特性对比.....	10
2.3 ADC 性能指标.....	11
2.3.1 静态参数.....	11
2.3.2 动态参数.....	13
2.4 本章小结.....	14
第三章 SAR ADC 概述.....	15
3.1 SAR ADC 的工作原理.....	15
3.2 SAR ADC 典型结构.....	16
3.2.1 电流定标型 SAR ADC.....	16
3.2.2 电压定标型 SAR ADC.....	17
3.2.3 电荷定标型 SAR ADC.....	18
3.2.4 其他结构定标型 SAR ADC.....	22
3.3 本章小结.....	23
第四章 SAR ADC 单元电路研究与设计.....	25
4.1 采样开关.....	25
4.1.1 采样开关非理想因素.....	25
4.1.2 采样开关性能改进.....	27
4.2 分段电容 DAC 的电路设计.....	31
4.2.1 分段二进制电容阵列.....	31
4.2.2 单位电容的选择.....	32
4.2.3 单调切换电容阵列.....	38
4.3 比较器的研究与设计.....	41
4.3.1 预放大锁存比较器原理.....	41
4.3.2 电路结构.....	41
4.3.3 预放大器时间延迟的改善.....	43
4.3.4 回馈噪声的消除.....	44
4.3.5 预放大锁存比较器的失调电压.....	45
4.3.6 预放大锁存比较器仿真.....	45

4.4 数字控制逻辑	48
4.5 整体电路仿真	50
4.6 本章小结	52
第五章 模数混合电路版图设计与芯片测试	53
5.1 版图设计考虑	53
5.1.1 布局	53
5.1.2 电源供给和接地问题	54
5.1.3 全差分设计	55
5.1.4 保护环	55
5.1.5 屏蔽	56
5.1.6 互连其他考虑	56
5.2 单元电路和整体电路版图	56
5.2.1 栅压自举开关	56
5.2.2 DAC 电路	57
5.2.3 比较器电路	58
5.2.4 数字控制电路	59
5.2.5 整体电路	59
5.3 电路系统后仿真	60
5.4 SAR ADC 测试方案	62
5.5 本章小结	65
第六章 总结与展望	67
6.1 总结	67
6.2 展望	68
参考文献	69
致谢	73
硕士阶段发表论文	75

第一章 绪论

1.1 课题背景与意义

随着无线传感网的不断发展和日益成熟,无线传感网在人们工作和生活中逐步得到广泛的应用,例如军事方面的无人探测、环境监控、生物和化学方面的检测以及医疗监护系统^[1]。医疗监护方面,病人通过穿戴无线传感器与医生实现远程联系,其中传感器可以检测病人的体温、血压、血糖等生理指标,传感器通过 ADC 将得到的模拟信号转换成数字信号,方便后续的分析和处理,如果分析后的结果表明病人身体出现状况,医疗监护系统会自动将病人的信息传送给医生,使病人得到及时的治疗。可见无线传感网极大的方便和改善人们的日常生活。

无线传感网包含大量的无线网络节点,每个节点通过传感器感知自然界的物理信号,并通过 ADC 将感知自然界中的模拟信号转换成数字信号,数字信号通过 DSP 进行后续处理。模数转换器作为无线传感网中模拟信号和数字信号的桥梁,其作用也日益显著,所以研究和设计适用于无线传感网的 ADC 有很大的应用价值。

传统无线传感器网络物理层协议规定的信道带宽为 2MHz,可以满足较低数据传输速率的需要。随着医疗监护、军事无人探测等应用的兴起,对中高速传感器网络的需求不断增加,要求信道带宽的达到数十兆赫兹,因此中高速传感器网络的高数据传输速率需求对 ADC 的性能提出了更高要求;无线传感网中的网络节点较多,这就要求每个节点的体积足够的小,所以每个网络节点需要面积较小的 ADC;同时由于这些节点通常由一块电池或几平方毫米的太阳能电池供电,电池的电量有限,在特定的应用环境中给大量节点更换电池通常较为困难,所以为了增加各网络节点的使用寿命,通常要求应用于无线传感网的 ADC 具有最低功耗。综上,中高速无线传感网对 ADC 的要求是中等的转换速度(几十兆赫兹),中等的精度(8~12 位左右),低功耗(几毫瓦)和较小的芯片面积^[1]。

模数转换器具有多种结构,主要有 SAR 型、 Σ - Δ 调制型、快闪型、折叠插值型、流水线型等。表 1.1 对比了 10 位精度 ADC 的几种架构和组成。其中, SAR ADC 在芯片功耗和面积方面具有比较突出的优势。图 1 是 SAR ADC 和其他几种类型 ADC 在速度和精度方面的对比情况, Σ - Δ 型 ADC 具有较高精度,快闪型 ADC 具有较高速度, SAR 型 ADC 具有较高采样率和较高的精度。可见 SAR ADC 具有中高精度,中高速,低功耗,面积小和结构简单等特点。因此 SAR 型 ADC 是适用于中等转换速度,中高分辨率和低功耗无线传感器网络中的最佳方案。

表 1.1 10 位精度 ADC 的架构和组成

	快闪型	流水线型	折叠式	逐次逼近型
比较器（个）	1023	21	64	1
功耗	大	中等	中等	中等
面积	大	中等	中等	中等
转换速度	最快	快	快	慢




图 1 几种结构类型 ADC 采样率和分辨率关系

本课题主要任务是基于中高速无线传感网对 ADC 芯片的要求，采用 TSMC0.35 μ m CMOS 工艺完成 12bit 30MS/s 低功耗 SAR ADC 的研究与设计。

1.2 国内外研究现状

近年来，国内外对 SAR ADC 的研究发展迅速，已经有了较多的研究报道。对 SAR ADC 的研究主要集中在三个方向，即高速度、高精度和低功耗^[2]。在高速方面，出现了很多技术，主要有：异步技术^[3]、多位量化技术^[4,5]、时间交织技术^[6-9]、流水线逐次逼近技术^[10-12]等。在高精度方面，最早的研究方案是采用 DAC 冗余技术以减小 DAC 电容或电阻失配产生的影响。目前，关于提高 SAR ADC 精度研究较多的是数字校准技术^[13-16]。SAR ADC 的功耗来源于比较器、DAC 和数字控制逻辑，由于比较器是 SAR ADC 的重要组成部分，研究低功耗的比较器对降低整体功耗非常重要，目前低功耗比较器主要有两种，即时域比较器和自定时比较器^[17-20]。

国外对 SAR ADC 的研究起步比较早，在 SAR ADC 研究设计方面有着深厚的技术积累。表 1.2 是国外对 SAR ADC 最新的研究成果，文献[21]基于 0.35 μ m CMOS 工艺采用 SAR 技术使得 ADC 采样精度达到 12bit，而且功耗只有 3mW。文献[22]采用 28nm CMOS 工艺实现了高速高精度 SAR ADC；文献[23] 采用先进的 65nm CMOS 工艺，使用冗余量技术，减小 DAC 的建立延时，SAR ADC 的转换速度提高到 250MS/s，而功耗仅有 6mW。文献[24]采用 2b/step 技术使得 SAR ADC 的转换速度达到 400MS/s，而功耗仅有 4mW。从表 1.2 可知，随着 SAR ADC 电路结构的不断创新改进和工艺的

不断进步，SAR ADC 逐渐向着高速高精度、低功耗的方向发展。

表 1.2 国外近几年 SAR ADC 研究成果

文献	转换速率 (MS/s)	精度 (bit)	结构	CMOS (nm)	功耗 (mW)	品质因数 ($\text{fJ}/\text{conv-step}$)
[21]	1	12	SAR	350	3	732
[22]	100	11.5	SAR	28	8	27.6
[23]	250	8.63	SAR	65	6	60.5
[24]	400	8	2b/step	65	4	39.1

国内对 SAR ADC 的研究虽然起步较晚，但发展较快。表 1.3 列出了近几年国内 SAR ADC 的研究成果，文献[25]基于 $0.5\mu\text{m}$ CMOS 工艺采用 SAR 技术使得 ADC 采样精度达到 12bit。文献[26]基于 $0.35\mu\text{m}$ CMOS 工艺采用 SAR 技术使得 ADC 采样精度达到 12bit，而且功耗只有 3.2mW。文献[27]基于 $0.18\mu\text{m}$ CMOS 工艺采用 2b/step 技术使得 SAR ADC 的转换速率达到 80MS/s。文献[28]基于 90nm CMOS 工艺采用 SAR 结构使得 ADC 的转换速率达到 100MS/s，功耗只有 3.2mW。因此 SAR ADC 在低功耗的前提下，可以实现中高速、中等精度，是适用于中高速、中等精度、低功耗工作场合的最佳解决方案。

表 1.3 国内近几年 SAR ADC 研究成果

文献	转换速率 (MS/s)	精度 (bit)	结构	CMOS (nm)	功耗 (mW)	品质因数 ($\text{fJ}/\text{conv-step}$)
[25]	0.13	12	SAR	500	12.4	23328
[26]	0.1	12	SAR	350	3.2	7813
[27]	80	10	2b/step	180	12.5	153
[28]	120	12	SAR	90	3.2	6.5

对比表 1.2 和表 1.3，可以发现虽然近几年国内 SAR ADC 的研究发展迅速，但和国外的研究成果相比，无论是采用的工艺先进水平还是芯片的测试性能均存在一定的差距。因此研究如何实现中高速中高精度低功耗的 SAR ADC 有很大的现实意义。另外从表 1.2 和表 1.3 中可知，文献[22]、[28]设计的 SAR ADC 虽然实现了中高速的转换速率和中高精度的采样精度，但是采用了比较先进的工艺，芯片制造成本大大增加。文献[21]、[25]和文献[26]采用一般的制造工艺，成本较低，实现了中高精度的采样精度，不过转换速度比较低，应用受限。本课题的研究重点是如何在芯片成本较低的 TSMC $0.35\mu\text{m}$ CMOS 工艺下实现较高采样精度的同时实现较高转换速率的低功耗 SAR ADC。

1.3 研究内容与设计指标

随着工艺模型精度的提高和芯片成本的降低，0.35μm CMOS 工艺在很多场合得到了广泛地应用。本文的主要工作是基于中高速无线传感网的要求，采用 TSMC 0.35μm CMOS 工艺设计一款 12bit、30MS/s 低功耗的 SAR ADC 芯片。课题设计指标如表 1.4 所示。

表 1.4 SAR ADC 设计指标

电源电压	3.3V
最高采样速率	30MS/s
精度	12 bit
微分非线性(DNL)	≤1LSB
积分非线性(INL)	≤1LSB
功耗	≤15mW

1.4 论文组织

本文共分为六章，各章具体内容安排如下：

第一章为绪论。该章节主要介绍下本课题的研究背景与意义，接着调研并总结近几年国内外对 SAR ADC 的研究现状，最后给出本课题的研究内容和论文内容安排。

第二章为 ADC 基本原理。首先分析 ADC 的基本工作过程，主要包括采样保持、量化和编码。然后介绍了几种常见结构的 ADC，并且对性能进行对比。最后介绍了 ADC 的技术参数，包括静态参数，如分辨率、采样率、失调误差、增益误差、积分非线性、微分非线性和功耗等，还有动态参数，如动态范围、无杂散动态范围、信噪比、信噪失真比、总谐波失真、有效位数和品质因数等。

第三章为 SAR ADC 概述。该章节首先分析了 SAR ADC 的工作过程。然后介绍了几种定标型 SAR ADC，并指出几种定标型结构的优缺点和应用场合。最后介绍了电荷定标型 SAR ADC 的研究现状，讨论了提高 SAR ADC 转换速度的方法。

第四章为 SAR ADC 单元电路研究与设计。该章节首先给出了总的电路结构，然后详细分析了各个模块设计，包括采样开关，DAC、比较器和控制电路。最后给出了 SAR ADC 系统前仿真结果。

第五章为版图设计和芯片测试。该章节首先详细介绍了版图设计需要考虑的因素，然后给出了 SAR ADC 各个模块的物理层设计和系统后仿真结果，最后给出了芯片的测试方案和需要测试的内容。

第六章是总结与展望。该章节首先总结本论文已经完成的工作，接下来结合当前 SAR ADC 的发展现状，提出了本文设计的改进方向。

第二章 ADC 基本原理

ADC 是模拟系统和数字系统的关键接口电路，主要是将连续的模拟信号转化成离散的数字信号。本章将详细介绍 ADC 的基本工作原理，几种结构的 ADC 及其应用场合和 ADC 的性能参数。

2.1 ADC 工作原理

ADC 主要包括前置滤波器、采样保持电路、量化器和编码器，如图 2.1 所示。前置滤波器利用 ADC 自身带宽有限的特性，避免了高频信号在 ADC 的基带中引起的混叠。采样保持电路对一个时间上和量值上均是连续变化的模拟信号按照一定的时间间隔抽取样值，并且使得采样的信号在量化转换时保持不变。然后量化器将参考信号等分成 2^N-1 个子域，其中 N 是输出编码的位数。在找出参考信号对应的采样信号子域后，数字信号处理器（Digital Signal Processor, DSP）就开始对相应的位进行数字编码。在一个转换周期内，采样的模拟输入信号量化成为等价的数字输出码。




图 2.1 ADC 结构框图

2.1.1 采样保持电路

图 2.2(a)为一个简单结构的采样保持电路，包括开关和电容两个基本的元件。采样保持电路将模拟输入信号转化为时间离散、幅度连续的信号，对于电压信号，通常采用电容进行信号存储。图 2.2(b)是采样保持电路的工作波形图，采样时开关闭合，输出信号跟随输入信号变化，保持时开关断开，电容存储开关断开前的电压信号值，从而实现了对采样信号的保持。采样保持电路的主要指标有采样速度、采样精度和信号噪声失真比等。




图 2.2 采样保持电路(a)电路图 (b)波形图

2.1.2 量化

量化是将采样保持信号的幅度进行离散化，得到时间和幅度均离散的信号。由于量化的数字信号精度有限，因此连续的模拟信号和量化的数字信号之间存在一定的差别，即量化误差^[14]。量化间隔定义为：

$$\Delta = \frac{V_{FS}}{2^N} \quad (2.1)$$

式(2.1)中 V_{FS} 为 ADC 可量化范围， N 为 ADC 的精度。假设量化电平是模拟信号在量化区间的中间值，那么量化误差均匀分布在区间 $[-\Delta/2, +\Delta/2]$ 。图 2.3 给出 3 位 ADC 的输入输出特性曲线和对应的量化噪声分布图。




图 2.3 (a) 理想 3 位 ADC 传输曲线 (b) 量化误差分布

根据图 2.3(b)可以得到量化误差的功率：

$$\overline{e_q^2} = \frac{1}{\Delta} \int_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} e_q^2 de_q = \frac{\Delta^2}{12} \quad (2.2)$$

当 ADC 输入信号是正弦波时，输入信号功率为：

$$P_{sin} = \frac{1}{T} \int_0^T \frac{V_{FS}^2}{4} \sin^2(2\pi ft) dt = \frac{(\Delta \times 2^N)^2}{8} \quad (2.3)$$

ADC 的信噪比 SNR 为：

$$SNR = 10 \log \frac{P_{\sin}}{e_q^2} = 6.02N + 1.76 \quad (2.4)$$

根据式(2.4)可知 ADC 的量化位数越多,信噪比就越高。同样根据信噪比的值可以计算得到 N 位 ADC 的有效位数。

2.1.3 编码

量化后得到的数字输出码有可能不是二进制码,比如 SAR ADC 为了提高电路的静态特性,一般在数模转换电路的高位采用温度计码,因此需要通过编码电路将输出的温度计码转换成标准的二进制码。

2.2 常见 ADC 结构

A/D 转换器的速度、精度和功耗三者之间是相互矛盾相互制约的,提高速度,要牺牲分辨率和功耗;提高精度或者分辨率,要牺牲转换速度和功耗;降低功耗,则要相应降低速度和分辨率^[29]。不同的应用场合对 ADC 的性能要求不一样,主要是精度、采样率和功耗等方面的要求,自然 ADC 的结构也不相同。比较常见的 ADC 结构有全并行型、折叠插值型、流水线型、 Σ - Δ 型和 SAR 型。下面将简单介绍最常见几种类型 ADC 的原理、特点以及应用场合。

2.2.1 全并行 ADC

全并行 ADC 是一种转换速度最快、转换原理最直观的 A/D 转换技术^[30]。图 2.4 是一种典型的 Flash ADC 结构,它包括电阻网络、比较器和数字编码电路。N 位的全并行 ADC 需要 2^N-1 个比较器, 2^N 个分压电阻网络,这样所有位转换同时完成,采样速率可以达到很高。目前,全并行结构的 ADC 采样速率能达到 1GSPs 以上。但是受芯片面积和功耗的限制,全并行 ADC 的分辨率难以做到很高,因为分辨率增加一位,精密电阻数量就要增加一倍,比较器数量也近似增加一倍,过多的电阻网络 and 比较器会占用版图面积,比较器之间的不匹配、失调又会限制实际精度的增加。通常这种全并行 ADC 应用于对速度要求较高,而对分辨率要求较低的场合,如数字通信技术、高速数据采样技术及高速单片机系统^[31,32]。




图 2.4 全并行 ADC 结构图

2.2.2 折叠插值 ADC

折叠插值 ADC 采用折叠技术和插值技术，在实现高速转换的同时，减小了电路规模，从而减小芯片面积和功耗^[30]。目前折叠插值 ADC 的转换速率可以达到 GHz^[33]以上，对于中等精度的 ADC，折叠插值 ADC 的电路规模要远远小于折叠插值 ADC。

图 2.5 为折叠插值 ADC 的结构框图，输入信号经过采样保持电路后分别送到粗量化电路和折叠电路，粗量化电路完成高位量化，输出高位数字码，折叠电路对输入信号进行折叠，将粗量化划分的区域折叠成一个区域，折叠后的信号经过细量化电路完成低位量化，得到低位的数字码，高位的数字码和低位的数字码经过位同步电路得到最后的数字输出码。

折叠电路对输入信号折叠，实现比较器的复用，减少比较器的数量。插值技术是在预放大电路后增加电阻串，产生中间过零点，减少预放大器的数量。因此采用折叠技术和插值技术可以很大程度地减小电路的规模。




图 2.5 折叠插值 ADC 结构框图

2.2.3 流水线 ADC

流水线 ADC 是目前最流行的高速 ADC 结构之一，主要是针对全并行 ADC 的缺点，在改进两步式 ADC 的基础上，把 ADC 分成几个子变换部分来实现^[30]。图 2.6 给出了流水线 ADC 的结构框图，输入信号经过采样保持电路后被送至第一级电路，第一级电路中的 ADC 模块对输入信号量化，同时输入信号和 DAC 产生的模拟量相减，得到量化后的残余量，放大器放大残余量，放大后的残余量送至第二级电路，重复上一级的工作过程。各级量化后得到的数字码经过延时单元送到输出端，最后在输出端得到完整的数字码。流水线 ADC 结构具有良好的线性和低失调；可以同时多个采样进行处理，有较高的信号处理速度，可以达到几百 MSPs 的采样速率。但是它的结构过于复杂，对锁存定时的要求严格，对电路工艺要求也很高。




图 2.6 流水线 ADC 结构框图

目前，流水线 ADC 主要应用在对无杂散动态范围和总谐波失真及其它频域特性要求较高的通讯系统，对带宽、瞬态相应速度和噪声等时域特性要求较高的成像系统，对频域和时域参数都要求较高的数据采集系统^[34-36]。

2.2.4 Σ - Δ ADC

Σ - Δ ADC 的采样频率远大于奈奎斯特频率，通常在 32~512 倍之间。 Σ - Δ ADC 往往会引入噪声成形技术，即 Σ - Δ 调制技术，所以过采样型 ADC 又称为 Σ - Δ A/D 转换器，它采用增量编码方式即根据前一个量值与后一个量值的差值大小来进行量化编码^[30]。图 2.7 是一种典型的 Σ - Δ ADC 结构图，包括 Σ - Δ 调制器和数字滤波电路，其中 Σ - Δ 调制器包括减法器、积分器、子 ADC 电路和 DAC 电路构成的反馈网络。 Σ - Δ ADC 的分辨率较高，内部利用高倍频过采样技术，实现了数字滤波，降低了对传感器信号进行滤波的要求，适用于音频系统^[37,38]。




图 2.7 Σ - Δ ADC 结构图

2.2.5 SAR ADC

图 2.8 是 SAR ADC 的结构框图，包括采样保持电路、比较器、DAC 和数字控制逻辑。SAR 型 ADC 采用二进制搜索算法使 DAC 的输出逼近采样的模拟输入信号，N 位的 SAR ADC 需要至少一个周期进行采样，N 个周期进行转换，每次转换得到 1 位数字码，因此 N 个周期的转换得到 N 位数字输出。




图 2.8 SAR ADC 结构框图

SAR ADC 的性能主要取决于 DAC 的非线性和速度，其功率损耗随采样速率而变化，这是由其结构决定的^[39]。这种 ADC 结构相对简单，一般只需要一个比较器就可以完成整个转换过程，所以在电路复杂度和功耗上一般低于其他结构的 ADC^[40]。

SAR ADC 具有中等转换速度和中等转换精度，采用 CMOS 工艺制造时可以保证较低的功耗和较小的芯片面积，而且易于实现多路转换，因此在速度、精度、功耗和成本方面有着很好的折中。

2.2.6 几种类型 ADC 结构特性对比

通过以上各个小节对各种类型 ADC 的介绍，明确了各种 ADC 结构和性能。显然，A/D 转换器精度、速度和功耗三者之间是相互矛盾相互制约的。表 2 直观地对比了各种 ADC 的结构特性。

表 2 ADC 的种类、性能、应用范围的比较

类型 性能	全并行 ADC	折叠插值 ADC	流水线 ADC	Σ-Δ ADC	SAR ADC
主要特点	超高速（在功耗不是第一考虑因素下）	超高速（相比 Flash 结构，面积减小，功耗降低）	高速、大于 100MSPs，精度 8~16 位，功耗大	高精度低速，无外部精度匹配器件	中高精度中等采样率，低功耗，面积小
转换方法	N 位需要 2^{N-1} 个比较器和电阻	粗细量化通道分别编码后由同步电路控制，同步输出	小型并行结构，每单元产生 1 到几个位	过采样 ADC，可编程输出	二进制搜索算法
缺点	功耗大，面积大，成本高	输入电容较大，由于折叠电路的倍频效应，其高频性能比较差	用功耗和延迟换取精度	低转换速度，对外部器件匹配要求较高	每个时钟周期只转换 1 位，转换速率比较慢
转换时间	不随精度变化、快	不随精度变化、快	随精度线性增大、较快	较慢	不随精度的变化、较慢
精度	8 位以下（器件失配）	8 位以下（器件失配）	适配要求随精度同等程度增加	适配要求随精度同等程度增加	适配要求随精度同等程度增加
功耗面积	功耗和面积随精度指数增加	功耗和面积随精度指数增加	面积随精度线性增加	精度增加时不会有太大变化	面积随精度线性增加

2.3 ADC 性能指标

不同应用系统对 ADC 性能参数的要求不同，ADC 的性能参数包括静态参数和动态参数。

2.3.1 静态参数

ADC 的静态参数是基于输入输出特性的，包括分辨率、采样率、失调误差、增益误差(Gain Error)、积分非线性(INL)、微分非线性(DNL)和功耗等。

1) 分辨率(Resolution)

分辨率指 ADC 相邻输出编码之间跳变所需要的最小输入信号变化幅度，也称为精度。它表示 ADC 所能够处理的最小信号变化范围，通常由量化范围和输出码字的总个数决定。假设量化范围为 V_{FR} ，对于量化位数为 N 的 ADC，则最小分辨信号幅度为：

$$LSB = \frac{V_{FS}}{2^N}$$

(2.5)

2) 采样率(Sampling Rate)

采样率是指单位时间内 ADC 采样次数，用来表征 ADC 的转换速度，ADC 的采样率越高，相应的转换速度越快。

3) 失调误差 (Offset Error)

失调误差反映了 ADC 实际传输特性曲线和理想传输曲线之间的偏离程度, 它们之间的差值即为失调误差。图 2.9(a)给出了失调误差的示意图, 失调误差可以用绝对值或者 LSB 表示。

4) 增益误差 (Gain Error)

增益误差是指实际传输特性曲线的斜率与理想值之间的误差。对于理想转换器, 该斜率为 D_{FS}/V_{FS} , 其中 D_{FS} 和 V_{FS} 分别对应满刻度数字码和满刻度模拟输入范围, 由于 D_{FS} 本身代表 V_{FS} 的值, 因此可以认为理想传输特性曲线的斜率为 1, 图 2.9(b)为增益误差的示意图。




图 2.9 (a) 失调误差示意图 (b) 增益误差示意图

5) 积分非线性 (Integral Non-linearity, INL)

积分非线性是 ADC 的数字输出码对应的模拟值和实际的模拟输入值之间的差值, 通常比较关注 ADC 的最大积分非线性, ADC 的积分非线性示意图如图 2.10 所示。




图 2.10 积分非线性和微分非线性示意图

6) 微分非线性 (Differential Non-linearity, DNL)

微分非线性是 ADC 实际相邻数字码对应的模拟量差值与理想相邻数字码对应的模拟量差值(即 1LSB)之差, 通常比较关注 ADC 的最大微分非线性, ADC 的微分非线性示意图如图 2.10 所示。

7) 功耗(Power)

功耗是 ADC 正常工作时的功率大小。减小功耗可以延长系统的使用寿命,同时有利于维持 ADC 工作在正常的温度范围内。由于 ADC 广泛应用于电池供电的便携式移动设备,所以功耗成为越来越重要的参数。

2.3.2 动态参数

对于 ADC 工作过程来说,使用静态参数不能完全反映 ADC 的特性。在频域中,主要使用动态参数来衡量 ADC 性能。ADC 动态参数包括动态范围、无杂散动态范围、信噪比、信噪失真比、总谐波失真、有效位数和品质因数等。

1) 动态范围 (Dynamic Range, DR)

动态范围是指在满足设计精度要求的前提下,采样保持电路最大输出基波功率与最小可分辨输入信号功率之间的比值或者是采样保持的最大输入信号与最小输入信号的差值。

2) 无杂散动态范围(Spurious Free Dynamic Range,SFDR)

无杂散动态范围是指 ADC 在满幅度输入条件下,输出信号的基波信号功率与最大谐波功率的比值,表达式如下:

$$SFDR = 10 \log \left(\frac{P_{Signal}}{(P_{Distortion})_{\max}} \right) \quad (2.6)$$

3) 信噪比(Signal to Noise Ratio,SNR)

信噪比是 ADC 的输出信号功率与电路总噪声功率的比值,其计算公式为:

$$SNR = 10 \log \frac{P_{signal}}{P_{noise}} \quad (2.7)$$

理想的 ADC,由于分辨率有限,模数转换过程中存在量化误差,也就是量化噪声。实际情况的 ADC,不仅有量化噪声,还有具体电路引入的其他噪声,所以实际 ADC 的信噪比是低于理想值的。

4) 信号噪声失真比(Signal to Noise and Distortion Ratio,SNDR)

信号噪声失真比类似于信噪比,是 ADC 的输出信号功率与总噪声、谐波失真二者之和的比值,表达式如下:

$$SNDR = 10 \log \left(\frac{P_{signal}}{P_{noise} + P_{spurious}} \right) \quad (2.8)$$

信号噪声失真比包含了 ADC 的总噪声(量化噪声和电路产生的噪声等)和谐波失真,直观地描述了 ADC 精度下降的原因。

5) 总谐波失真(Total Harmonic Distortion, THD)

总谐波失真是 ADC 的输出信号频谱中，总谐波功率与基波功率的比值，表达式如下：

$$THD = 10 \log\left(\frac{P_{spurious, total}}{P_{signal}}\right) \quad (2.9)$$

6) 有效位数(Effective Number of Bits, ENOB)

ADC 的分辨率和信号噪声失真比有一定的关系，根据二者的关系可以得到有效位数的表达式：

$$ENOB = \frac{SNDR - 1.76}{6.02} \quad (2.10)$$

理想情况下 ADC 的采样精度能达到本文设计的 12bit，但是由于非线性、谐波、噪声等非理想因素的存在，采样精度往往达不到理想值，通常小于设计的值，这个值 ENOB 来表示。

7) 品质因数(Figures of Merit, FOM)

品质因素是用来衡量 ADC 综合功耗性能的指标，它的定义不唯一，ADC 中常用品质因数定义如下：

$$FOM = \frac{P_{power}}{f_s \times 2^{ENOB}} \quad (2.11)$$

P_{power} 是 ADC 的功耗， f_s 是 ADC 的采样率，ENOB 是 ADC 的有效位数。品质因数越小，ADC 单位功耗完成的转换次数越多，精度越高，所以品质因数越小越好。

2.4 本章小结

本章节首先分析 ADC 的基本工作过程，主要包括采样保持、量化、编码。接下来给出几种较为常见结构的 ADC，并分析了它们的工作过程和各自的应用场合。最后介绍了衡量 ADC 优劣的性能参数。本课题的 ADC 模块是基于无线传感网芯片的，要求面积小，功耗低，但对速度要求不是太高。SAR ADC 主要优点是低功耗、中高采样率，中高分辨率、输出数据不存在延迟以及面积小成本低。因此从应用的角度，结合各种性能分析，最终选择 SAR 型 ADC 作为本文设计的结构。

第三章 SAR ADC 概述

本章将详细概述 SAR ADC 的工作原理和几种典型结构的 SAR ADC，其中将详细介绍电荷定标型的 SAR ADC。

3.1 SAR ADC 的工作原理

SAR ADC 的基本结构如图 3.1 所示，主要由采样保持电路、DAC、比较器和数字控制部分组成。




图 3.1 SAR ADC 的基本结构

SAR ADC 采用二进制搜索算法使得 DAC 的输出电平逐次逼近采样保持的模拟信号，对于 N 位 SAR ADC 至少需要 $N+1$ 个时钟周期，其中 N 个时钟周期用于转换，1 个时钟周期用于数据输出。SAR ADC 工作过程如下：首先采样并保持模拟输入信号，然后将保持的值送到比较器的一端，接着 SAR 数字控制部分将 SAR ADC 最高位预置 1，其他位全部置 0，DAC 在参考电压 V_{ref} 和 SAR 数字控制部分的控制下输出 $1/2V_{ref}$ 送到比较器的另一端。若 $V_{in} > 1/2V_{ref}$ ，则比较器输出 1，SAR 最高位定位 1；否则，若 $V_{in} < 1/2V_{ref}$ ，则比较器输出 0，SAR 最高位定 0，这样 SAR ADC 的最高位就确定了。然后再确定次高位，即先预置 SAR 次高位为 1，如果上一个转换周期 MSB 确定为 1，那么此时 DAC 输出 $3/4V_{ref}$ ， V_{in} 与 $3/4V_{ref}$ 比较大小，从而确定 SAR 次高位；如果上一个转换周期 MSB 确定为 0，那么此时 DAC 输出 $1/4V_{ref}$ ， V_{in} 与 $1/4V_{ref}$ 比较大小，从而确定 SAR 次高位。按照上述比较过程，直到 SAR 的最低位确定为止。

图 3.2 是 3 位的 SAR ADC 在一个转换周期中 DAC 的输出电压，X 轴表示时间，Y 轴表示 DAC 输出电压。第一个工作周期，SAR 三个控制位分别预置为 100，DAC 输出 $1/2 V_{ref}$ ，由于 $V_{in} > 1/2 V_{ref}$ ，比较器输出为 1，所以 $bit2 = 1$ ；第二个工作周期，SAR 最高位 MSB 定为 1，次高位 MSB-1 位预置为 1，其他位置 0，DAC 输出 $3/4 V_{ref}$ ，由于 $V_{in} < 3/4 V_{ref}$ ，所以 $bit1 = 0$ ；第三个工作周期，SAR

最高位定为 1, MSB-1 定为 0, MSB-2 位预置 1, DAC 输出 $5/8 V_{ref}$, 由于 $V_{in} > 5/8 V_{ref}$, 所以 bit0 = 1; 最终转换结果 (即 SAR 二进制码) 为 101。




图 3.2.3 位 SAR ADC 逐次逼近过程中 DAC 输出示意图

3.2 SAR ADC 典型结构

SAR ADC 采用二进制搜索的工作原理, 实现比较简单, 但是结构多种多样, 每种结构各有优势。按照 SAR ADC 结构中 DAC 工作原理的差异, 可以将 SAR ADC 分成 3 种: 电流定标型、电压定标型和电荷定标型。下面分别予以分析。

3.2.1 电流定标型 SAR ADC

电流定标型 DAC 通常将基准电压 V_{REF} 转换成一组二进制加权电流。这些电流通常用一个反相运算放大器来模拟输出电压 V_{OUT} , 如图 3.3 所示。输出电压表示为:

$$V_{out} = -R_F(I_0 + I_1 + I_2 + \dots + I_{N-1}) \quad (3.1)$$

其中, 电流 I_0 、 I_1 、 I_2 ... 是二进制加权电流。




图 3.3 电流定标型 R-2R 阶梯 SAR ADC

然而电流定标型 R-2R 阶梯式结构中开关导通电阻并不等于零, 这样 R-2R 阶梯就存在匹配误差。为了消除开关导通电阻的影响, 可以加入冗余开关, 如图 3.4 所示^[42]。




图 3.4 增加冗余开关减小 R-2R 阶梯匹配误差

R-2R 阶梯的电流定标型 SAR ADC 突出优点是可以在低电压供电情况下正常工作, 不足之处是由于 MOS 工艺的电阻匹配精度比较差, 而且电阻阻值受温度影响比较大, 容易引入非线性误差。

3.2.2 电压定标型 SAR ADC

电压定标型 SAR ADC 工作原理比较简单, 如图 3.5 所示, 在参考电压 V_{ref} 和地之间放置 2^N 个等值电阻, 每个电阻的端点电位通过开关引出作为分段参考电压, 通过开关控制就可以按照二进制搜索算法将相应的分段参考电压送到比较器了。




图 3.5 电压定标型 SAR ADC 中 DAC 实现电路

可见, N 位 DAC 需要 2^N 条开关控制信号线, 开关控制信号线数量庞大, 而且输出电容比较大, 因此电压定标型 SAR ADC 常常使用开关树结构, 如图 3.6 所示。开关树结构虽然开关数量变多了, 但是开关信号线数量变少了, N 位 DAC 只需要 N 条单独的开关控制信号线, 同时 DAC 输出电容减小了。




图 3.6 开关树电阻串 DAC

电压定标型 SAR ADC 最大的优势是能够保证良好的单调性，缺点是 N 位 SAR ADC 需要 2^N 个单位电阻，单位电阻和开关随着 ADC 有效位数增多而呈指数增加，这将占用比较大的芯片面积，另外开关树电阻串 DAC 的开关数量比较大，由开关的馈通效应引起的失调电压将会变大。

3.2.3 电荷定标型 SAR ADC

目前，电荷定标型 SAR ADC 是应用较多的一种类型，它利用电容通过电荷再分配的方式完成二进制搜索的算法，另外它不需要额外的采样保持电路，因此这种类型的 SAR ADC 功耗一般比较小。电荷定标型 SAR ADC 按照电容的连接方式不同可以分为并行电容方式和串行电容方式。

并行电容方式一般多指使用二进制加权电容阵列的 SAR ADC，它的基本单元有开关、比较器、二进制加权电容阵列和数字控制逻辑。下面以 6 位并行电容方式的 SAR ADC 为例说明其工作原理。

并行电容结构的 SAR ADC 转换过程分两步。

第一步是采样模式，如图 3.7 所示。开关 S 闭合， $S_1 \sim S_6$ 切换到 V_{ref} ，电容的上极板接输入信号，下极板接 V_{ref} ，输入信号 V_{in} 对电容阵列充电，并以电荷的形式存储在电容阵列中。采样模式下电容阵列总电荷为 Q ，其中

$$Q = (V_{in} - V_{ref}) \times 64C \quad (3.2)$$




图 3.7 采样模式

第二步是再分配模式，如图 3.8 所示。首先确定最高位（MSB），即先将最大电容的下极板开关拨到参考地，其他电容的下极板仍然接 V_{ref} 。开关切换完成后电容阵列中的电荷重新分配，第一次电荷分配完成后 DAC 的输出为 V_{out1} ，那么：

$$Q = (V_{in} - V_{ref}) \times 64C = V_{out1} \times 32C + (V_{out1} - V_{ref}) \times 32C \quad (3.3)$$




图 3.8 再分配模式

由式 (3.3) 得

$$V_{out1} = V_{in} - \frac{1}{2} V_{ref} \quad (3.4)$$

如果 $V_{out1} > 0$ ，即 $V_{in} > V_{ref}$ ，那么比较器输出 0，MSB=1；如果 $V_{out1} < 0$ ，即 $V_{in} < V_{ref}$ ，那么比较器输出 1，MSB=0。如果比较器输出 1，需要将开关 S_6 接回到 V_{ref} 。类似的，次高位的确定可以通过将次高位对应的电容下极板接地来实现，这样 V_{out1} 增加 $1/4 V_{ref}$ ，即

$$V_{out1} = V_{in} - D_6 \times \frac{1}{2} \times V_{ref} - \frac{1}{4} \times V_{ref} \quad (3.5)$$

以此类推，转换过程直到最低位确定时为止，这样采样模式下电容阵列总电荷就被再分配到数值为 1 的位对应的电容上了。

电荷定标型 SAR ADC 转换速度比较快，它可以在只有一个参考电压的情况下对极性的输入电压进行转换，由于电容的温度系数比电阻低很多，因此它对工作温度的变化不是很敏感。二进制加

权电容阵列最关键的问题是电容阵列的匹配精度，它会引入非线性误差，对 SAR ADC 精度的影响比较大。对于 TSMC 0.35 μm CMOS 工艺提供的 POLY 电容，其匹配精度可以达到 0.1%，如果精心设计版图布局，可以做到 12 位的采样精度。使用校准技术校准电容阵列的匹配误差，可以达到更高的精度^[43]。二进制加权的电容阵列随着 SAR ADC 采样精度的增加，电容值呈指数增加，显然降低了电容充放电速度，ADC 转换速度降低。同时，电容增加占用了较大的芯片面积。可以采用分段电容的方式解决上述问题。

图 3.9 是 6 位分段电容 SAR ADC 模拟部分的结构图，分段电容 C_s 分离两段独立的二进制加权电容阵列，低 3 位二进制加权电容阵列有一个与 LSB 电容等值的冗余电容 C_c 。分段电容的工作原理与二进制加权电容阵列 SAR ADC 相似。第一步是采样模式，所有电容下极板接 V_{ref} ，上极板接输入信号 V_{in} 。第二步是再分配模式， S_n ($n=1,2,\dots,6$) 接到地代表第 n 位为 1。




图 3.9 分段电容 SAR ADC

在图 3.9 分段电容结构的 SAR ADC 中，分段电容值为：

$$C_s = \frac{1 + \sum_{i=1}^3 C_i}{\sum_{i=4}^6 C_i} C \quad (3.6)$$

显然，分段电容 C_s 是一个分数值，在版图设计中，无法做到让分段电容与其他电容之间布局的匹配，会引起非线性误差。可以使用图 3.10 所示的分段电容结构解决上述问题。




图 3.10 改进的分段电容 SAR ADC

分段电容结构工作过程如下：采样模式下，所有电容下极板接 V_{ref} ，上极板接输入信号 V_{in} ，如图 3.11 所示。采样模式下电容阵列总电荷为 Q ，其中

$$Q = (V_{in} - V_{ref}) \times \frac{63}{8} C \quad (3.7)$$




图 3.11 采样模式

然后是电荷再分配模式，断开采样开关 S ，开关 S_6 置地， V_{out1} 增加 $32/63V_{ref}$ ，如图 3.12（a）所示。断开采样开关 S ，开关 S_6 连接 V_{ref} ，开关 S_1 置地， V_{out1} 增加 $1/63V_{ref}$ ，如图 3.12（b）所示。因此比较器负输入端的最终电压为

$$V_{out1} = V_{in} - \frac{64}{63} \sum_{i=1}^6 D_i \times \frac{2^i}{2^7} \times V_{ref} \quad (3.8)$$




图 3.12 再分配模式 (a) 最高位置地 (b) 最低位置地

其中, D_i 是分段电容阵列的第 i 位值, 当 $D_i=0$ 则 S_i 接 V_{ref} , $D_i=1$ 则 S_i 接地。DAC 输出函数中只是多了一个略大于 1 的系数, 只要比较器的设计留有余量, 对 ADC 的功能以及性能没有影响。

显然, 当桥电容是单位电容时, 易于实现高精度的电容匹配, 同时电容阵列的总电容减小了 50%, 芯片面积大大减小, 转换速度更快, 功耗更小, 在速度、功耗、面积和性能之间得到了良好的折衷。目前位数比较高的 SAR ADC 大多采用桥接电容为单位电容的结构。

串行电容方式使用了串行 DAC, 对于一个 N 位的串行 DAC, 整个转换需要 N 次预充电和 N 次电荷再分配过程。串行 DAC 的转换是从最低位开始的, 因此使用串行 DAC 的 N 位 SAR ADC 需要 $N(N+1)$ 次充放电, 而且需要 N 个比较器的建立时间^[43]。在达到同样采样精度的情况下, 串行电容方式比并行电容方式所需的电容面积更小, 但是前者的采样精度受开关晶体管的寄生电容影响, 而且转换速度比较慢, 应用受限。

3.2.4 其他结构定标型 SAR ADC

一些混合结构由于在性能方面的折中优势, 也得到了广泛的应用, 例如 RC 混合结构。RC 混合结构使用电容和电阻两种元件, 电容的匹配精度比电阻高, 因此在 RC 结构中常由二进制加权电容阵列组成高位, 电阻串组成低位, 这样降低了对某一种无源元件匹配精度的要求, 进而 SAR ADC

的积分非线性这一性能指标要提高很多。RC 混合结构相比于电荷定标型结构的优点是在同等精度下，RC 结构总电容小，面积小，转换速度变快。另外，还有开关电容结构^[44]，C-2C 阶梯结构^[45]，但因其自身受到诸多局限而没有得到广泛应用。

3.3 本章小结

首先介绍了 SAR ADC 的基本工作原理；然后分析了几种典型的 SAR 型 ADC 结构，主要包括电流定标型，电压定标型和电荷定标型。电流定标型由于 MOS 工艺的 R-2R 阶梯电阻匹配精度比较差，而且电阻阻值受温度影响比较大，容易引入非线性误差。电压定标型由于单位电阻和开关随着 ADC 有效位数增多而呈指数增加，这将占用比较大的芯片面积，另外开关树电阻串 DAC 的开关数量比较大，由开关的馈通效应引起的失调电压将会变大。电荷定标型中 DAC 电容阵列采用并行连接，单位电容桥接分段的电容阵列的方式，易于实现高精度的电容匹配，芯片面积大大减小，转换速度更快，功耗更小，在速度、功耗、面积和性能之间得到了良好的折衷。因此，本课题采用桥电容是单位电容的分段电容阵列的电容定标型结构设计本文的 SAR ADC 电路。

第四章 SAR ADC 单元电路研究与设计

本设计实现的 SAR ADC 是电荷重分配型结构，差分输入信号通过采样开关连接到两个相同的 DAC 模块，DAC 的输出差分输入到比较器，SAR 控制逻辑根据比较器输出的值控制 DAC 电容阵列下级板的连接电位。本章将详细介绍具体 SAR ADC 的模块电路，包括采样开关、预放大锁存比较器、DAC 和数字控制逻辑，最后给出 SAR ADC 整体电路的前仿真结果。

4.1 采样开关

SAR ADC 中通过控制开关的闭合和关断从而实现 DAC 对输入信号的采样和保持，开关存在非理想因素，会引入增益误差，直流失调和非线性误差，影响采样电路的精度和速度^[46]，而采样电路采样精度的下降会直接影响 SAR ADC 的精度，所以 SAR ADC 设计过程中，需要选择对采样电路精度影响比较小的采样开关，满足 SAR ADC 系统设计要求。

图 4.1 是采样电路，图中采样开关用 MOS 管实现，采样后的信号存储在电容中。MOS 管导通，采样开关闭合，输入信号通过对电容充电完成采样，MOS 管截止，采样开关断开，此时电容中存储的电荷不变，采样电路的输出保持不变，即采样电路处于保持阶段。




图 4.1 采样保持电路

4.1.1 采样开关非理想因素

采用 MOS 管作为采样开关，MOS 管会引入非理想因素，如沟道电荷注入、时钟馈通、导通电阻非线性等，非理想因素导致采样电路精度下降，最终影响 SAR ADC 的精度。

1) 沟道电荷注入

采样开关导通时，MOS 管的反型层存在沟道电荷，当采样开关断开时，沟道电荷通过 MOS 管的源极和漏极释放电荷，而图 4.1 中，通过漏极释放的电荷会注入采样电容中，影响采样电路的输出。假设时钟信号 CLK 的高电平是 V_{dd} ，MOS 管单位面积沟道电容是 C_{ox} ，则开关导通时，MOS 管中的沟道电荷 Q_{ch} 可以表示为：

$$Q_{ch} = WLC_{ox}(V_{gs} - V_{th,n}) = WLC_{ox}(V_{dd} - V_{in} - V_{th,n}) \quad (4.1)$$

假设开关断开时，通过源极和漏极释放的电荷是沟道电荷的一半，那么由于沟道电荷注入引起采样电路输出改变量 ΔV_1 是：

$$\Delta V_1 = \frac{-WLC_{ox}}{2C_s} V_{in} + \frac{-WLC_{ox}}{2C_s} V_{th,n} + \frac{WLC_{ox}}{2C_s} V_{dd} \quad (4.2)$$

ΔV_1 是输入信号 V_{in} 和 MOS 管阈值电压 V_{th} 的函数，分别使采样电路产生增益误差和非线性误差（考虑体效应），另外还产生直流失调。增益误差和直流失调可以通过校准电路进行修正，而非线性误差无法通过校准抵消。

2) 时钟馈通

采样开关管栅源极、栅漏极存在交叠电容，如图 4.1 所示。当控制开关的时钟信号跳变时，时钟电平的变化量会通过交叠电容 C_{gs} 耦合到采样电路的输出端。假设电平变化量是 V_{dd} ，时钟馈通引起采样电路输出端的改变量 ΔV_2 可以表示为：

$$\Delta V_2 = \frac{C_{gs}}{C_s + C_{gs}} V_{dd} \quad (4.3)$$

时钟馈通引起的输出变化量 ΔV_2 和输入信号 V_{in} 无关，是固定的值。因此时钟馈通只产生直流失调，可以通过改进电路抵消直流失调。

3) 导通电阻非线性

MOS 管作为采样开关，当开关管导通时，假设时钟信号高电平是 V_{dd} ，导通电阻 R_{on} 可表示如下：

$$R_{on} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{dd} - V_{in} - V_{th,n})} \quad (4.4)$$

由于输入信号 V_{in} 的变化和 MOS 管的体效应，开关的导通电阻发生变化，引入非线性误差。设采样电容是 C_s ，则采样电路的时间常数 τ 可表示为：

$$\tau = R_{on} C_s \quad (4.5)$$

可见, 由于开关导通电阻的非线性变化, 时间常数 τ 也随着输入信号 V_{in} 和阈值电压 V_{th} 变化呈非线性变化趋势。采样过程中, 时间常数变化会使得采样电压的非线性, 导致谐波失真, 采样精度的下降; 另外时间常数大, 会使得采样开关的带宽比较小, 不利于开关采样率的提高。因此, 在采样过程中式 (4.4) 中分母值应该尽量大, 并且保持不变。

4.1.2 采样开关性能改进

非理想因素会引入增益误差、直流失调和非线性误差, 增益误差和直流失调可以通过改进电路或校准电路抵消误差, 而非线性误差只能通过改进电路减小误差, 但是不能完全抵消。文献[25]给出了改进开关采样性能的几种方法, 第一种是增加虚拟器件, 增加虚拟器件可以完全抵消时钟馈通引起的误差, 但不能完全抵消电荷注入引起的误差。第二种是互补开关采样电路, 互补开关采样电路是采用并联连接的 PMOS 晶体管和 NMOS 晶体管构成的开关, 互补开关的导通电阻随输入信号的变化曲线比单个开关的变化曲线平缓很多, 可以减小电荷注入、时钟馈通和导通电阻非线性引入的误差。第三种是采用差分电路, 差分采样电路不仅可以消除采样开关引入的固定失调, 还可以减小电路的非线性误差, 由于差分采样电路的输出信号是两个差分输出的差值, 所以可以消除非线性失真中的偶次谐波失真。

由于增益误差和直流失调可以进行修正, 但是非线性误差不能完全抵消, 所以设计电路时, 应想办法尽量减小电路中的非线性误差。互补开关虽然可以减小导通电阻的非线性, 但是不能满足 SAR ADC 采样线性度的要求, 所以需要其他改进电路。

采样开关的导通电阻和栅源电压 V_{gs} 有关, 而 V_{gs} 和输入信号是相关的, 所以要提高采样开关的线性度, 需要尽量固定 V_{gs} 。图 4.2 所示^[47]即为基于这种思路设计的栅压自举开关, 保持阶段, 开关 S_b 闭合, 开关 S_s 断开, 自举电容 C_b 两端分别接 V_{dd} 和地, 所以保持阶段自举电容中存储的电荷是 $V_{dd}C_b$; 采样阶段, 开关 S_b 断开, 开关 S_s 闭合, 自举电容连接晶体管 M_s 的栅极和源极。由于自举电容中的电荷不变, 所以自举电容两端的电压始终是 V_{dd} , 因此采样阶段, M_s 的栅源极电压是 V_{dd} , 即实现了 V_{gs} 固定不变, 减小了导通电阻的非线性变化, 所以采用栅压自举开关可以提高采样电路的线性度。因此本文采用栅压自举开关作为采样开关。




图 4.2 栅压自举开关原理图

图 4.3 是传统的栅压自举开关电路，当 CLK 为低电平时，电路处于保持阶段，M3 和 M4 导通，M5 和 M7 截止，采样开关 M8 断开，自举电容两端的电压是 V_{dd} ，给电容 C_b 充电。当 CLK 高电平时，电路处于采样阶段，M3 和 M4 截止，M5 和 M7 导通，采样开关 M8 闭合，自举电容接到 M8 的栅源极，由于自举电容中存储的总电荷不变，所以 M8 的栅极被抬至 $V_{in} + V_{dd}$ ，M8 栅源极电压始终是 V_{dd} 。但是，由于节点寄生电容的存在，使得自举电压小于电源电压。自举电压表达式如下^[48]：

$$V_{boost} = \frac{C_t + C_b}{C_{tot}} V_{dd} - \frac{C_{gd}}{C_{tot}} V_{in}(t_0) - \frac{C_{gs}}{C_{tot}} V_{out}(t_0) - \frac{C_d + C_t + C_g}{C_{tot}} V_{in} \quad (4.6)$$

$$C_{tot} = C_b + C_t + C_g + C_{gd} + C_{gs} \quad (4.7)$$

由式 (4.6) 和式 (4.7) 可知，自举电压跟随输入电压 V_{in} 变化，与信号相关的电荷注入将会增加，导致开关线性度降低。因此需要尽量减小寄生电容 C_d 、 C_t 和 C_g ，以减小输入电压对自举电压的影响。




图 4.3 传统的栅压自举开关电路

图 4.3 中实线为采样管开启时的充电路径,当时钟信号为高电平时, M2 导通, M5 栅极接地,从而 M5 导通,进而抬高 M6、M7 和 M8 的栅压。然而这个充电路径是单一的,而且当时钟信号为高电平时,采样管的栅极电压不能直接抬高,存在延时。图 4.3 中虚线为采样管关断时的放电路径,当时钟信号为低电平时, M1 导通, M5 栅极接 V_{dd} ,从而 M5 关断,电容 C_b 和采样管 M8 分离, M8 的漏极和栅极分别通过 M3 和 M9 与 M10 接地,从而放电。其中 M8 栅极接地的放电路径是主要放电路径,因此 M9 和 M10 管的尺寸应该比较大,使得放电时间常数比较小,放电较快。M9 用于解决电路中高压点对 M10 管可靠性的影响, M9 和 M10 的栅极长度应该大于工艺最小尺寸,这会使得 M9 和 M10 产生的寄生电容变大。另外上述电路中,一般会增大 M5 和 M7 的栅宽,从而减小采样管开通和关断的时间。不过这将导致节点电容 C_g 的变大,使得式 (4.4) 中自举电压跟随输入电压变化的影响变大,开关的线性度降低。当然可以通过增加自举电容 C_b 来减小 C_g 的影响,但是 C_b 变大将明显增加芯片面积。图 4.4 给出了采样频率为 30MHz 时,差分结构的栅压自举开关在输入信号频率为奈奎斯特频率下仿真结果, ENOB 是 11.3bit, SFDR 是 73.8dB, SNDR 是 69.8dB。




图 4.4 栅压自举开关采样电路仿真结果

图 4.5 是本文设计的栅压自举开关电路, M11 和 M12 取代了图 4.4 电路中的 M9 和 M10, M11 和 M12 管的作用分别是加速采样管的开启和加速采样管的关断。其他晶体管和电容的设计尺寸和图 4.4 中对应的元器件相同,因此没有增加电路面积。




图 4.5 本文的栅压自举开关电路

时钟信号为高电平时，M2 和 M11 同时开启，因此在 M5 开启之前，M6、M7 和 M8 的栅极已经处于充电状态，而充电电荷来自电源而非电容 C_b ，M5 管在开启之前，M8 管的栅端电压一直为 V_{dd} ，又 M6、M7、M8 和 M11 管的寄生电容总和远小于 M5 管和 C_b 的总和，因此 M6、M7 和 M8 比 M5 先开启，当 M5 管开启后，M11 管栅源极电压小于开启电压，M11 管关断，因此增加的晶体管 M11 加速了采样管 M8 的开启，双充电路径如图 4.5 中实线所示。时钟信号为低电平时，在 M5 管关断之前，M12 短接采样管 M8 的栅极和源极，并且通过 M3 接地，将 M8 管栅极和源极短接是将其关断的最直接方式，可以实现对采样管的快速关断，放电路径如图 4.5 中虚线所示。这里存在一个问题，采样信号电压值比较大时，M12 管的栅极电压比较小，不能快速开启，这里 M12 管的源极通过 M3 接地放电，源端电压降低，然后 M12 管开启，短接 M8 管至地，采样管关断。增大 M3 管的尺寸可以明显缩短关断采样管的时间，同时 M3 管的寄生电容基本不共享自举电容的电荷。M12 管栅极电压小于 V_{dd} ，不存在高压节点对器件可靠性的影响，不必增大 M12 管的栅长，因此 M12 管寄生电容比图 4.3 中 M9 和 M10 管的寄生电容小很多，这样就削弱了式 (4.4) 中输入信号对自举电压的影响。图 4.6 为本文栅压自举开关采样电路仿真结果，采样频率是 30MHz 时，差分结构栅压自举开关在输入信号频率为奈奎斯特频率下仿真结果，ENOB 是 12.8bit，SFDR 是 82.9dB，SNDR 是 78.9dB。相比图 4.3 电路结构，本文设计的栅压自举开关 ENOB 提高了 1.5bit，SFDR 提高了 9.1dB，SNDR 也提高了 10dB。本设计的 SAR ADC 要求采样开关在采样频率是 30MHz 时精度大于 12bit，所以本文设计的采样开关电路是满足系统要求的。




图 4.6 本文栅压自举开关采样电路仿真结果

4.2 分段电容 DAC 的电路设计

SAR ADC 采用二进制搜索的电荷重分配型结构, DAC 采用二进制加权的电容阵列实现, 二进制加权电容阵列最关键的问题是电容阵列的匹配精度, 它会引入非线性误差, 对 SAR ADC 精度的影响比较大。本文从电路结构改进和版图设计两方面考虑减小了非线性对电容阵列匹配精度的影响。

4.2.1 分段二进制电容阵列

本设计实现的 SAR ADC 精度是 12 位, 传统差分结构的 SAR ADC 在一个周期内实现 12 位的数字输出需要控制开关切换 11 次。为了保证 DAC 的单调性, 本文 DAC 分段电容阵列的高 3 位 (Bit11、Bit10、Bit9) 采用温度计编码, 考虑开关的驱动能力, 每个开关最多直接驱动 8 个单位电容, 其中第 5 位采用 2 个开关驱动 2 组 8C, 但这两组开关采用同一个控制信号, 因此单端电容阵列中需要 16 个端电容、16 个切换开关和 15 个控制信号线, 如图 4.7 所示。

表 4.1 和表 4.2 分别给出了 3 位温度计编码和 3 位二进制编码的真值表, 表 4.1 中 “1” 和 “0” 分别表示 DAC 电容阵列中对应电容下极板接通 V_{ref} 和 V_{ref} 。SAR ADC 是 12 位数字码输出, 这里还需要将 3 位温度计码解码成 3 位二进制码, 解码器实现电路可以按照表

4.1 和表 4.2 中编码对应关系实现。

另外，连接 V_{ref-} 、 V_{ref+} 的传输门开关尺寸应该适中，尽可能减小开关的导通电阻，加快 DAC 的采样速度，减小 DAC 的建立时间，同时又要考虑开关的电荷注入效应对 DAC 精度的影响。




图 4.7 分段电容 DAC 原理图

表 4.1 3 位温度计编码真值表

十进制	0	1	2	3	4	5	6	7
温 度 计 码	0	1	1	1	1	1	1	1
	0	0	1	1	1	1	1	1
	0	0	0	1	1	1	1	1
	0	0	0	0	1	1	1	1
	0	0	0	0	0	1	1	1
	0	0	0	0	0	0	1	1
	0	0	0	0	0	0	0	1

表 4.2 3 位二进制编码真值表

十进制	0	1	2	3	4	5	6	7
二进 制 码	0	1	0	1	0	1	0	1
	0	0	1	1	0	0	1	1
	0	0	0	0	1	1	1	1

4.2.2 单位电容的选择

SAR ADC 中单位电容的选取由多方面因素决定，如电路中的热噪声，电容的失配、寄生电容、转换速度，芯片成本等，对于前三者，要求电容越大越好，而电容增加带来的影响是转换速率的下降，芯片面积和成本的增加，所以需要综合考虑上述因素，确定单位电容的

大小。

1) 热噪声

采样阶段, 采样开关等效为导通电阻, 热噪声通过导通电阻和采样电容分压传输到 DAC 电路中, 图 4.8 是采样开关热噪声等效电路, 输出端的噪声 V_{out}^2 可以表示为:




图 4.8 采样开关热噪声

$$V_{\text{out}}^2(f) = \frac{4KTR_{\text{on}}}{1 + (\omega C_s R_{\text{on}})^2} = \frac{1}{1 + (2\pi f C_s R_{\text{on}})^2} \quad (4.8)$$

对 (4.8) 式求积分可得输出端等效噪声功率:

$$P_{\text{out}} = \int_0^\infty V_{\text{out}}^2(f) df = 4KTR_{\text{on}} \int_0^\infty \frac{1}{1 + (2\pi f C_s R_{\text{on}})^2} df = \frac{KT}{C_s} \quad (4.9)$$

可见等效到输出端的噪声功率只和采样电容 C_s 有关, C_s 越大, 输出端噪声功率越小。对于 SAR ADC, 噪声越大, 电路信噪比越低, 精度也就越低, 通常要求热噪声功率小于 ADC 的量化噪声功率^[49], 量化噪声功率可表示为:

$$\overline{e_q^2} = \int_{-\frac{\Delta}{2}}^{\frac{\Delta}{2}} e_q^2 de_q = \frac{\Delta^2}{12} \quad (4.10)$$

其中 $\Delta = \frac{V_{\text{FS}}}{2^N}$, N 是 ADC 的精度, V_{FS} 是 ADC 的量化范围。所以热噪声应该满足下式:

$$\frac{KT}{C_s} < \frac{\Delta^2}{12} \quad (4.11)$$

对于差分结构 SAR ADC, 量化范围是 4.4V, 根据式(4.10)和(4.11), 可以得到采样电容 C_s 应该大于 44fF, 而本设计的等效采样电容远大于 44fF, 完全可以满足热噪声要求。

2) 电容失配

由于器件尺寸不匹配、工艺偏差等会使电容偏离理想值, 产生电容失配^[50], 假设电容理想值是 C , 由于存在失配, 实际的电容是 $C + \delta$, 电容的失配率可以表示为:

$$\sigma = \frac{\delta}{C} \quad (4.12)$$

本设计采用 TSMC 0.35 μm CMOS 工艺实现 SAR ADC, 根据工艺手册^[51], POLY 电容失配关系如图 4.9 所示, 可知在一定范围内, 电容失配率和电容面积的平方根成反比。




图 4.9 电容失配关系图

电容失配会导致 DAC 的输出产生误差, 降低电路的精度, DAC 的输出误差对电路影响较大, 所以这里以最坏情况的二进制结构来考虑电容失配对 ADC 性能的影响, 通常主要考虑电容失配对 ADC 静态性能的影响。

理想情况下, 传统二进制 SAR ADC 每位电容的权重可以表示为:

$$K_i = \frac{2^i}{2^n} \quad (4.13)$$

实际电路中, 电容失配会影响每位电容的权重, 导致 DAC 产生误差^[52], 考虑失配时, 第 i 位电容可以表示为:

$$C_i = 2^i C_0 + \delta_i \quad (4.14)$$

其中 δ_i 是实际电容和理想电容的差值, 即失配的绝对误差, 电容失配率 σ_i 可以由公式(4.12)求得, 此时 DAC 中各位电容的权重可以表示如下:

$$K_i = \frac{C_i}{\sum_{i=1}^n C_i} = \frac{2^i C_0 + \delta_i}{\sum_{i=1}^n (2^i C_0 + \delta_i)} \approx \frac{2^i C_0 + \delta_i}{\sum_{i=1}^n 2^i C_0} = \frac{2^i C_0 + \delta_i}{(2^n - 1) C_0} \quad (4.15)$$

等式(4.15)的分母中, 第二项远远小于第一项, 所以忽略不计。ADC 的数字输出用 D_i 表示, 则 DAC 输出是:

$$V_1 = \sum_0^{n-1} K_i D_i V_{ref} = \sum_0^{n-1} \frac{(2^i C_0 + \delta_i)}{(2^n - 1)C_0} D_i V_{ref} \quad (4.16)$$

理想情况下，DAC 的输出可表示为：

$$V_2 = \sum_0^{n-1} \frac{2^i}{2^n} D_i V_{ref} \quad (4.17)$$

则 DAC 的输出误差是：

$$\begin{aligned} V_{error} = V_1 - V_2 &= \sum_0^{n-1} \left(\frac{(2^i C_0 + \delta_i)}{(2^n - 1)C_0} - \frac{2^i}{2^n} \right) \cdot D_i V_{ref} \\ &= \left(\frac{\left((2^n - 1)C_0 + \sum_0^{n-1} \delta_i \right)}{(2^n - 1)C_0} - \frac{(2^n - 1)}{2^n} \right) \cdot D_i V_{ref} \end{aligned} \quad (4.18)$$

等式(4.18)第一项的分母近似为 2^n ，上式可以等效为：

$$V_{error} \approx \frac{\sum_0^{n-1} \delta_i D_i}{2^n C_0} V_{ref} \quad (4.19)$$

根据电容失配率的定义和电容失配示意图可得出下式：

$$\sigma_i = \frac{\delta_i}{2^i C_0} = \frac{K}{\sqrt{W_i L_i}} \quad (4.20)$$

其中 K 是比例常数，所以电容的绝对误差可以表示为：

$$\delta_i = K \frac{2^i C_0}{\sqrt{W_i L_i}} \quad (4.21)$$

由式(4.21)可知单位电容的绝对误差为：

$$\delta_0 = K \frac{C_0}{\sqrt{W_0 L_0}} \quad (4.22)$$

假设电容大小和电容面积近似正比关系，则根据等式(4.21)，(4.22)可以得到：

$$\delta_i = \sqrt{2^i} \delta_0 \quad (4.23)$$

所以等式(4.19)可以表示为：

$$V_{error} = \frac{\sum_0^{n-1} \sqrt{2^i} D_i \delta_0}{2^n C_0} V_{ref} = \left(\sum_0^{n-1} \sqrt{2^i} D_i \right) \cdot \sigma_0 LSB \quad (4.24)$$

积分非线性(INL)是 ADC 数字码对应的模拟量与理想值的差值, 通常关注最大值, 因此考虑电容失配时, INL 可以表示如下:

$$INL = \max(V_{error}) = \max \left\{ \left(\sum_0^{n-1} \sqrt{2^i} D_i \right) \cdot \sigma_0 LSB \right\} \quad (4.25)$$

对于 12 位的 SAR ADC, 等式(4.25)中, INL 约等于 $106.841\sigma_0 LSB$, 通常 INL 小于 $1/2LSB$, 设计时单位电容失配率应该满足:

$$\sigma_0 < 0.48\% \quad (4.26)$$

微分非线性即 DNL, 是指 ADC 相邻数字码对应的模拟量的差值, 通常也是只关注最大值, 所以考虑电容失配时, DNL 的表达式是:

$$DNL = \max(V_{error_i} - V_{error_i-1}) - 1LSB \quad (4.27)$$

当相邻数字码间转换的位数较多时, DNL 比较大, 例如数字码从 111 到 1000、1111 到 10000 等, 所以 DNL 的最大值出现在数字码从 011111111111 到 100000000000 的转换过程中, 根据式(4.24)和(4.27)可以求出 12 位 SAR ADC 的 DNL 是 $42.84\sigma_0 LSB$, DNL 需要小于 $1/2LSB$, 所以单位电容失配率需要满足下式:

$$\sigma_0 < 1.17\% \quad (4.28)$$

根据(4.26)和(4.28)可知, 失配率 $\sigma_0 < 0.48\%$, 由失配率和面积的关系, 求出单位电容的最小面积为 $27.4\mu m^2$, 又知 POLY 电容密度为 $0.9463 fF/\mu m^2$ 从而求得最小电容是 26fF。

3) 寄生电容

集成电路中存在寄生效应, SAR ADC 设计过程中, 主要考虑寄生电容对电路的影响, 寄生电容存在于电容阵列中, 通过影响各位电容的权重来影响 DAC 的输出, 从而降低 ADC 的精度。SAR ADC 采用二进制分段电容阵列, 假设低段电容的寄生电容 C_{p1} 和高段寄生电容 C_{p2} 分别为:

$$C_{p1} = x_1 C_0 \quad (4.29)$$

$$C_{p2} = x_2 C_0 \quad (4.30)$$

此时的电容阵列见图 4.10:




图 4.10 考虑寄生电容阵列

考虑寄生电容时，电容阵列等效的总电容是：

$$C_{total} = \left(\frac{31+x_1}{31+x_1+1} + x_2 + 63 \right) C \quad (4.31)$$

高段电容阵列的权重可表示为：

$$K_{i,high} = \frac{C_i}{C_{total}} = \frac{C_i}{\left(\frac{31+x_1}{31+x_1+1} + x_2 + 63 \right) C} \quad (4.32)$$

其中 $i=6,7,\dots,11$

低段电容阵列的权重：

$$K_{i,low} = \frac{C_i}{C_{total} \times (32+x_1)} = \frac{C_i}{\left(\frac{31+x_1}{31+x_1+1} + x_2 + 63 \right) \times (32+x_1) C} \quad (4.33)$$

其中 $i=1,2,\dots,5$ ，假设 ADC 第 i 位数字输出是 D_i ，根据式(4.32)和(4.33)得到 DAC 的输出是

$$V_1 = \sum_{i=1}^5 \frac{C_i \times D_i}{\left(\frac{31+x_1}{31+x_1+1} + x_2 + 63 \right) \times (32+x_1) C} V_{ref} + \sum_{i=6}^{11} \frac{C_i \times D_i}{\left(\frac{31+x_1}{31+x_1+1} + x_2 + 63 \right) C} V_{ref} \quad (4.34)$$

理想情况下，SAR ADC 的 DAC 输出可以表示为：

$$V_2 = \sum_{i=1}^5 \frac{C_i \times D_i}{\left(\frac{31}{31+1} + 63 \right) \times 32 C} V_{ref} + \sum_{i=6}^{11} \frac{C_i \times D_i}{\left(\frac{31}{31+1} + 63 \right) C} V_{ref} \quad (4.35)$$

根据等式(4.34)和(4.35)，寄生电容引起的 DAC 误差电压：

$$V_{error} = V_1 - V_2 = \sum_1^5 \left\{ \frac{1}{(2047 + 64x_1 + 32x_2 + x_1x_2)C} - \frac{1}{2047C} \right\} C_i D_i V_{ref} \quad (4.36)$$

$$+ \sum_6^{11} \left\{ \frac{32 + x_1}{(2047 + 64x_1 + 32x_2 + x_1x_2)C} - \frac{32}{2047C} \right\} C_i D_i V_{ref}$$

已知 INL, DNL 可表示为:

$$INL = \max(V_{error}) \quad (4.37)$$

$$DNL = \max(V_{error,i} - V_{error,i-1}) \quad (4.38)$$

由式(4.36)可知, 低段寄生电容出现在分子中, 会引入非线性误差, 高段寄生电容引入增益误差, 但没有引入非线性误差, 所以低段寄生电容对 ADC 的静态参数影响较大。POLY 电容下极板寄生电容比较大, 因此为了降低低段寄生电容产生的非线性影响, DAC 电容阵列下极板接参考电位, 上极板接采样开关。同时电容版图布局时, 应该特别考虑低段寄生电容的影响, 信号走线尽量不从电容上极板经过。

通常, 单位电容越大, 寄生电容的影响越小, 结合之前热噪声、电容匹配对电容大小的要求可知, 电容应该越大越好, 但是电容不易取值过大, 因为大电容会造成充放电电流较大, 电路整体功耗增加, 电路充放电时间过长, 降低 SAR ADC 的转换速率, 同时大电容的面积较大, 会造成芯片成本的增加, 所以需要对上述因素进行很好的折中, 选择合适的电容, 这里采用的 POLY 单位电容是 50fF。

4.2.3 单调切换电容阵列

电容阵列中各电容下极板接开关, 通过控制开关改变 DAC 的输出电平, 本设计采用单调切换方法^[31,39], 这种方法操作简单, 切换功耗较低。

图 4.11 是 SAR ADC 整体电路, 电路采用差分结构, 下面介绍单调开关切换方法。图中 DAC 的差分输出分别是 V_{pout} 和 V_{nout} , 采样阶段完成后, DAC 的差分输出是采样后的差分输入信号, 最高位转换时是差分输入信号比较, 如果 $V_{pout} > V_{nout}$, P 端最高位电容下极板开关由 V_{ref+} 切换至 V_{ref-} , 此时 P 端的 DAC 输出减小, 使 V_{pout} 和 V_{nout} 的差值减小, 同理当 $V_{pout} < V_{nout}$, N 端最高位电容下极板开关由 V_{ref+} 切换至 V_{ref-} , 采用类似的方法进行低位电容的切换, 完成低位转换。每完成一位转换, V_{pout} 和 V_{nout} 的差值都会减小。




图 4.11 SAR ADC 整体电路

图 4.12 是转换过程中 DAC 差分输出的变化图，其中(a)是单调开关切换，(b)是传统的开关切换方法，可以看出单调开关切换 DAC 的输出始终是单调增加的，并且每次只有一个输出端变化，而传统的切换方法 DAC 的两个输出每次均变化，且变化量相同。单调开关切换每次只有一个 DAC 切换，而传统切换方法需要两个 DAC 同时切换，所以单调开关切换操作简单，易于实现。文献[53]中详细分析了两种切换方法的功耗，其中单调开关切的功耗比传统开关切换方法减小了 81%。综上，本设计采用单调开关切换的方法可以大大减小开关切换时所需的功耗。




图 4.12 两种开关切换方法 DAC 的差分输出

在电源 $V_{dd}=3.3V$ 、 $V_{ref+}=2.7V$ 、 $V_{ref-}=0.5V$ 的情况下，对 DAC 进行输入扫描，得到 DAC 的输出特性曲线如图 4.13 所示，图中的尖峰是由于电容阵列切换造成的瞬态现象，对 DAC 的性能没有影响。




图 4.13 DAC 的输出特性曲线

放大图 4.13 中 DAC 输出特性曲线的一个片段，得到图 4.14， $LSB=1.089mV$ ，与理论计算的 $(V_{ref+}-V_{ref-})/2047$ 近似相等。




图 4.14 DAC 转换阶梯

4.3 比较器的研究与设计

一般 SAR ADC 中使用的比较器可以分成两类：锁存比较器和运放结构比较器。锁存比较器的比较速度较快，但是只能分辨出输入摆幅较大的信号；运放结构的比较器可以分辨输入摆幅较小的信号，但是比较的速度较慢。在高精度高速的应用场合，对比较器的精度和速度要求都提出了较高的要求，因此通常将两者级联使用，发挥各自优势^[1]。

本设计需要实现 30MS/s 12bit 单通道 SAR ADC，预放大锁存比较器的速度应达到 500MHz，最小分辨电压需要小于 1/2LSB，即最小分辨电压为 1.1mV。对于单通道 SAR ADC，由于不存在两个或多个比较器间的相对失调，所以对比较器的失调要求较低。本节给出了预放大锁存比较器的原理、延迟时间、回馈噪声和失调电压的理论分析，并基于此进行了电路设计与优化。

4.3.1 预放大锁存比较器原理


相比于锁存比较器，预放大锁存比较器具有比较低的传输延迟时间。此种类型的比较器实现高速的原理是用一个预放大器放大输入信号，再将放大的信号输入到锁存比较器，结合了预放大器对输入信号负指数响应和锁存比较器对输入信号正指数响应的优点^[54]。

另外，由于锁存比较器的输入输出之间没有隔离，输出端的回馈噪声会经过输入管的栅漏极寄生电容传递到输入端，导致输入信号在比较时产生非常大的尖峰毛刺，使得采样信号在保持过程中不稳定，从而比较结果出错。在锁存比较器前级添加预放大电路可以削弱回馈噪声对输入信号的影响。由于一级预放大器不能消除回馈噪声，又考虑到多级预放大器级联虽然能消除回馈噪声，但是大大增加了比较器功耗，因此需要在预放大器输入端和输出端之间添加隔离电路。


预放大锁存比较器的失调电压主要来自预放大器，因为锁存器产生的失调电压经过折算等效到输入端得到的值很小，可以忽略。

4.3.2 电路结构

图 4.15 是本文设计的预放大锁存比较器的电路结构。



(a) 预放大电路



(b) 锁存比较器电路

图 4.15 预放大锁存比较器电路结构

图 4.15 (a) 中, M1、M2、M3、M4 耦合相接, 构成电流镜。这种电流镜的优点是: 稳定放大器的输出共模电平, 同时采用正反馈的交叉耦合 PMOS 管, 进一步提高了放大器

的增益。M6、M8 和 M7、M11 构成共源共栅结构，可以在很大程度上减小回程噪声对输入信号的影响。由于 M8、M11 寄生电容 C_{gd} 的存在，还会有部分回程噪声反馈到输入端，这里引入交叉耦合对管 M9 和 M10，它们相当于 MOS 电容，M9、M10 的栅极长度和 M8、M11 的相等，宽长比取一半，这样可以抵消反馈电容 C_{gd} 影响^[55]。另外，M5 管工作在深三极管区，等效为电阻，从而改善预放大器的传输延迟，下一节将详细叙述。

图 4.15 (b) 中，M13 和 M16 为开关管，当 CLK 是高电平时，开关管关断，锁存器工作；当 CLK 为低电平时，开关管打开，锁存器复位，输出高电平。M18、M21 和 M19、M22 构成两个正反馈，进一步放大输入信号。表 4.3 锁存比较器工作真值表。

表 4.3 锁存比较器真值表

V_{o+}	V_{o-}	V_{out+}	V_{out-}
0	0	保持	保持
0	1	1	0
1	0	0	1
1	1	1	1

4.3.3 预放大器时间延迟的改善

改善预放大器的传输延迟主要方法有：1) 减小预放大器的时间常数；2) 提高预放大器的增益；3) 减小锁存比较器的时间常数。

本文改善延迟时间的方法是在确定放大器增益和带宽后，通过调节 M5 管，降低输出电阻，从而减小预放大器的时间常数。这里 M5 管的等效电阻为：

$$R_1 = \frac{1}{\mu_p C_{ox} \frac{W}{L} (V_{gs} - V_{th})} \quad (4.39)$$

图 4.16 为预放大器交流小信号等效模型， G_m 是输入管等效跨导， R_o 是负载空载时的等效输出电阻， C_o 是等效输出电容， R_1 是 M5 管等效调节电阻。




图 4.16 预放大器交流小信号等效模型

由预放大交流小信号等效模型得：

$$A_v(0) = G_m (R_0 // \frac{R_1}{2}) \quad (4.40)$$

$$A_v(s) = \frac{A_v(0)}{1 + (R_0 // \frac{R_1}{2}) C_0 s} \quad (4.41)$$

其中, $A_v(0)$ 是预放大器直流小信号增益, $R_0 // (\frac{R_1}{2})$ 是输出电阻, $[R_0 // (\frac{R_1}{2})] C_0$ 是时间常数。可见减小电阻 R_1 , 输出信号相应速度呈指数增加。但是, 预放大器的直流增益同时下降, 不过响应速度呈线性关系降低。显然, 减小 R_1 , 时间延迟改善的更加显著。这里减小的 R_1 存在下限, 以保证预放大器的放大作用。

4.3.4 反馈噪声的消除

本文消除反馈噪声的方法是在电路中添加隔离和滤波电路。

图 4.15 (a) 中的 M6、M7 管隔离预放大器的输入端和锁存比较器的输入端, 隔离管和预放大器的输入管连接构成共源共栅电路, 等效电路如图 4.17 所示, 预放大器在放大过程中, M1、M2 工作在饱和区。




图 4.17 共源共栅极电路

那么 A、B 两点的等效输出电阻分别为：

$$R_1 = \frac{1}{g_{m2}} // r_{o1} \approx \frac{1}{g_{m2}} \quad (4.42)$$

$$R_2 \approx g_{m2} r_{o1} r_{o2} \quad (4.43)$$

由式 (4.42) 可知, R_1 接近于 0, 预放大器输入端信号全部传输到锁存比较器输入端。

又由式 (4.43) 可知 R_2 接近于无穷大, 锁存器输入端回馈到预放大器输入端的噪声为 0。

由此可见添加的隔离管可以很好地隔离回馈噪声。另外, 共源共栅极电路的增益为:

$$A_v(0) = g_{m1} R_1 \approx 1 \quad (4.44)$$

由式 (4.44) 可知, 共源管的寄生电容 C_{gd} 等效到栅极约等于 C_{gd} , 大大削弱了米勒电容效应, 预放大器中由 C_{gd} 产生的次极点得以远离主极点, 从而保证预放大器在小信号工作状态下的稳定。

图 4.16 (a) 中, 在预放大器输入管的栅极和漏极之间分别添加一个交叉耦合的 MOS 电容, 其滤波作用可以进一步降低回馈噪声。虽然与寄生电容 C_{gd} 并联的 MOS 电容增大了等效到栅极的寄生电容, 但是共源共栅电路对米勒电容起到了很好地削弱作用, 因此引入的 MOS 电容产生的次极点对主极点的影响仍然很小, 可以忽略。

4.3.5 预放大锁存比较器的失调电压

预放大锁存比较器的失调电压主要来源于预放大器的失调电压, 锁存比较器的失调电压经过折算等效到输入端得到的值很小, 可以忽略。图 4.16 中负载管 M1、M2、M3 和 M4 的失调电压近似相等, 输入管 M8 和 M11 的失调电压也近似相等, 则本文比较器电路输入端产生的失调电压近似为:

$$V_{os,in} = 2 \times \left\{ \frac{|V_{GS} - V_{TH}|_P}{2} \left[\frac{\Delta(W/L)}{(W/L)} \right]_P + \Delta V_{TH,P} \right\} \frac{g_{mP}}{g_{mN}} \\ + \frac{|V_{GS} - V_{TH}|_N}{2} \left[\frac{\Delta(W/L)}{(W/L)} \right]_N + \Delta V_{TH,N} \quad (4.45)$$


可见预放大器锁存比较器对失调有贡献的晶体管主要是预放大器的负载管和输入管。因此, 增大输入管和负载管的宽长比, 减小两个晶体管的过驱动电压可以降低失调电压。

电路设计过程中, 通过蒙特卡罗仿真比较器的失调电压, 对图 4.16 预放大锁存比较器进行仿真, 得到的失调是 0.8mV, 小于一个 LSB。由于本设计实现的 SAR ADC 是单通道结构, 电路中只有一个比较器, 且比较器失调固定, 所以比较器对 ADC 的性能影响较小。


4.3.6 预放大锁存比较器仿真

对锁存比较器和预放大锁存比较器分别输入相同幅度的阶跃信号, 得到图 4.18 所示的响应结果。由图 4.18 可知锁存比较器的延迟时间是 661.12ps, 预放大锁存比较器的延迟时

间是 412.461ps, 比前者少 248.659ps。可见, 增加预放大电路, 可使得整个比较器的延迟时间大幅度降低, 减小了信号比较时间。



(a) 锁存比较器阶跃响应



(b) 预放大锁存比较器的阶跃响应

图 4.18 预放大锁存比较器和锁存比较器的阶跃响应

图 4.19 为反馈噪声测试电路^[56], 用来测试比较器输入端的反馈噪声。本文中比较器工作时的前级电路是电容定标式 DAC, 等效输出电阻小于 200Ω , 即取 R_{tot} 为 200Ω 。






图 4.19 反馈噪声测试电路

当比较器时钟频率为 100MHz，输入频率为 10MHz，幅度为 300mV 的阶跃信号，反馈噪声对锁存比较器造成约 3.51mV 的尖峰抖动，对预放大锁存比较器造成约 0.427mV 的尖峰抖动，如图 4.20 所示。可见，反馈噪声对预放大锁存比较器产生的尖峰抖动小于 1/2LSB，即 0.54mV。因此反馈噪声不会影响预放大锁存比较器的比较结果和信号的稳定。




(a) 锁存比较器的反馈噪声




(b) 预放大锁存比较器的反馈噪声
图 4.20 反馈噪声对输入信号的影响

4.4 数字控制逻辑

SAR ADC 的控制时序由数字控制逻辑来产生，电路图如图 4.21 所示。数字电路采用 11 个触发器产生相应的 11 个数字控制时钟，Valid 为比较器完成标志信号，Sample 为采样开关的时钟信号， V_{dd} 为电路的电源电压。整个控制电路类似于一个移位寄存器，在采样信号时，信号 CLK_1 到 CLK_{11} 会被置为低电平，而采样信号 Sample 则被置为高电平。当采样结束后，Valid 信号会因为比较器的有效比较而进入有效状态，进而 CLK_1 到 CLK_{11} 会被置为高电平，产生开关控制信号去控制 DAC 电容阵列对应开关的通断。




(a) 数字控制逻辑电路图



(b) 数字控制逻辑时序图

图 4.21 数字控制逻辑以及时序控制图

传统的 SAR ADC 采用寄存器存储每次比较的结果，而本文采用动态锁存器来完成比较结果的存储，电路图如图 4.22 所示。由于动态锁存器的差分特性，电路只需要一个就可以锁存差分输出结果。另外，动态锁存器的寄生电容较小，所需的 MOS 管个数较少，因此减小了电路面积和功耗。



(a) 寄存器存储

(b) 锁存器存储

图 4.22 比较器比较结果存储电路

4.5 整体电路仿真

将各单元电路组合起来得到 SAR ADC 整体电路,并进行系统仿真,采样点数 128 个点, ADC 的采样频率是 30MS/s 时,最终得到的前仿真结果如图 4.23 所示,前仿真得到的有效位数 ENOB 是 11.8bit,信号噪声失真比 SNDR 是 72.9dB,无杂散动态范围 SFDR 是 81.6dB。




图 4.23 奈奎斯特采样率下 SAR ADC 前仿真结果

使用 MATLAB 对输出曲线数据进行处理,得到 DNL 如图 4.24 所示。在图 4.24 中, DNL 极大值均出现在在电容阵列切换点,如 512、1024、2048、4096 等点,其中最大 DNL 为 0.35LSB, 小于 1LSB,即在这些点不存在失码。将 DNL 累加,得到 SAR ADC 的 INL 特性如图 4.25 所示,可见 INL 都在 ± 0.5 LSB 以内,而且基本以 256 个码为周期变化,这说明电容阵列第 8 位与第 9 位的电容匹配误差较大,由于第 9、第 10 和第 11 位电容阵列采用温度计码的编码方式,线性度较高,因此电容匹配误差较小。




图 4.24 DNL 性能




图 4.25 INL 性能

表 4.4 是 SAR ADC 前仿真结果与设计指标对照表，可见前仿真各项参数满足设计指标要求。

表 4.4 SAR ADC 前仿性能参数表

	设计指标	前仿真结果
电源电压(V)	3.3	3.3
采样率(MS/s)	30	30
分辨率(bit)	12	12
有效位数(bit)	>11	11.8
微分非线性(DNL)	$\leq 1\text{LSB}$	0.35LSB
积分非线性(INL)	$\leq 1\text{LSB}$	0.5LSB
功耗(mW)	<15	12.8

4.6 本章小结

本章主要完成 SAR ADC 单元模块电路的设计，采用栅压自举开关作为采样开关，增加放电回路和充电回路，加速采样管的关断和开启，提高了开关采样线性度；为了保证 DAC 的单调性，高 3 位（Bit11、Bit10、Bit9）电容采用温度计编码。考虑开关的驱动能力，每个开关最多直接驱动 8 个单位电容；在预放大锁存比较器电路中增加交叉耦合电容，减小了回馈噪声，同时设计的比较器延迟时间也得以改善；SAR 数字控制逻辑动态锁存器来完成比较结果的存储，减小了电路面积和功耗。本文最后给出了 SAR ADC 整体电路前仿真结果，前仿真的各项指标满足设计指标的要求。

第五章 模数混合电路版图设计与芯片测试

相比于数字 IC，模拟 IC 对噪声更加敏感。要设计好模数混合电路，必须仔细考虑版图设计，特别是工作在数字环境中的模拟 IC。必须对敏感的模拟节点进行保护，屏蔽掉可能的噪声源。模拟电路和数字电路用同一个衬底时，还需要考虑电源线和地线的布线。本文设计的 ADC 用数字信号来控制开关，需要给每种信号提供独立的布线通道。

目前已提出的多种提高混合电路设计成功率的技术，这些技术有不同的优先级和复杂度。从系统的角度考虑降低噪声的各种策略，这是设计混合电路时应该首先考虑的问题。图 5.1 给出了一种混合电路版图设计的策略^[57]。图中，最底层的问题是最重要的，需要首先予以考虑。




图 5.1 混合信号版图设计策略

5.1 版图设计考虑

由图 5.1 可知，版图设计时需要考虑布局、电源供给和接地问题、全差分设计、保护环、屏蔽以及互连等等^[57]。

5.1.1 布局

敏感模拟部件的布局在很大程度上影响电路的性能，需要考虑很多问题。在设计混合电路时，首先应该考虑版图的布局。

应该按各个模拟信号对噪声的敏感度把信号划分一下。与输入信号有关的高阻节点或者弱信号通常被认为是敏感节点。这些信号需要严密保护，防止受到数字输出缓冲信号的干扰。大信号摆幅的模拟电路如输出缓冲放大器、比较器应该布置在模拟和数字电路之间。

数字电路也应根据功能和速度进行划分。低速和高速数字电路应该分别布置在不敏感的

模拟电路和数字电路之间，其次数字输出缓冲器通常需要高速驱动电容负载，应该和敏感模拟节点离得最远，数模混合电路的版图布局示例如图 5.2 所示^[57]。图中最不敏感的模拟电路与干扰最小的数字电路相邻，敏感的模拟电路尽量远离数字输出缓冲器。




图 5.2 数模混合电路布局示例

5.1.2 电源供给和接地问题


当模拟电路和数字电路制作在同一个管芯上时，数字电路产生的噪声会通过地线和电源线注入到敏感的模拟电路中。优化模拟电路和数字电路的电源和地的布线可以降低许多类似耦合噪声的影响。

图 5.3 是数模混合电路电源和地的三种布线方式^[57]。图 5.3 (a)，模拟电路和数字电路共用同一根接压焊点的连线，电阻 R_{11} 、 R_{12} 表示微小的连线电阻。电感 L_{B1} 、 L_{B2} 表示连接引线框脚和压焊点的压焊线电感。数字电路的一个显著特征是电路开关会引起很大的瞬态电流，连线的小电阻会产生明显的尖峰电压。比较弱的模拟信号对这种干扰十分敏感，模拟系统易受到污染。另一种尖峰电压是由焊线电感引起的，由于电感电压与通过焊线电感的电流变化成比例，因此，其引起的尖峰电压可能达到几百毫伏。这些尖峰电压在电源线和地线中都是实际存在的。


减小干扰的方法有很多，例如模拟和数字电路使用不同的电源和地布线，可以消除共用连线的寄生电阻，如图 5.3 (b) 所示。但是这种连线方式由公共焊线寄生电感引起的干扰仍然存在。

减小干扰最有效的方法是可以使用单独的管脚和压焊点，如图 5.3 (c) 所示。这样模拟电路和数字电路就能完全分离，模拟电源线和地线上的电流变化远小于数字中的，因此，模


拟电路的电源和地比较理想，没有明显的尖峰毛刺。另外图中布线的线宽应该尽量加大，从而减小模拟电路与电源、地的金属连接线电阻，从而降低由连线电阻引起的电压尖峰。电感影响可以通过比较细致的布局来减小。由于焊线长度取决于压焊点与引线框之间的距离，把最接近管芯的管脚保留给敏感连线，可以减小连线电感的影响。



(a) 弱抗干扰性



(b) 较强的抗干扰性



(c) 最好的抗干扰性

图 5.3 数模混合电路电源和地的布线

5.1.3 全差分设计

数字电路的噪声可以通过寄生的杂散电容耦合电路中，如果等量的噪声注入差分放大器，放大器自身的共模抑制能够消除大部分甚至全部噪声。这依赖于放大器对称性，也就是说，放大器晶体管的匹配是至关重要的。因此，在混合信号环境中，应该通过版图技术改善匹配问题，例如采用共质心和叉指结构等技术。

5.1.4 保护环

对信号比较敏感的电路应该放在单独的 N 阱中，保护环接模拟电路电源 VDD，阱外的 NMOS 管周围也应该添加保护环，保护环接模拟电路地 VSS。数字电路应该放在另外一个

单独的 N 阱中，保护环连接数字电源 VDD，数字电路中的 NMOS 管添加保护环也有助于减小来自数字器件的噪声^[57]。

5.1.5 屏蔽

屏蔽的形式可以在模拟信号和数字信号之间引入金属屏蔽层，也可以在两个并行的模拟和数字传输信号之间添加隔离板。

应该尽量避免敏感的模拟信号走线和数字信号走线相互交叉，如果交叉无法避免，就应该设法采用底层金属传递模拟信号，顶层金属传送数字信号，并在这两层之间添加接模拟地的其他层金属。

5.1.6 互连其他考虑


还有一些提高模拟电路性能的版图设计策略需要遵循。模拟电路布线时应该减小电流运输线的长度，从而可以减小由金属电阻引线引起的连线上的电压降。换金属层时应该大量地使用接触孔，这不仅可以减小连线电阻，而且可以提高制造的可能性。由于多晶硅的连线电阻比较大，而且换金属层时的接触电阻也很大，应该避免使用多晶硅传输电流信号。另外加宽加宽多晶硅连线虽然减小了电阻，但增加了节点寄生电容。一般在高阻栅极点之间使用多晶硅连线来传输电压信号。

5.2 单元电路和整体电路版图


本节给出了 SAR ADC 单元电路和整体电路版图的设计，最后给出了 ADC 系统仿真和芯片测试。

5.2.1 栅压自举开关

图 5.4(a)是栅压自举开关的原理图，5.4(b)是对应的版图，版图的上方右侧部分是自举电容，下方右侧是采样管，左侧是控制采样管开通和关闭的晶体管。版图中将栅压自举开关核心电路用保护环包起来，隔离其他单元电路的影响，差分结构的 ADC，需要两个采样开关，因此在版图布局时需要考虑对称性的问题。



(a) 原理图



(b) 版图

图 5.4 栅压自举开关

5.2.2 DAC 电路

DAC 电路版图设计时，为了减轻蚀刻误差对匹配精度的影响，使用单位电容并联的方式；另外为了避免电容极板之间氧化层的梯度效应，单位电容阵列采用共质心的布局方式。图 5.5 是 DAC 电路的版图，其中版图左边部分是电容阵列的高位电容，右边部分是电容阵列的低位电容，下边部分是驱动电容的反相器链。






图 5.5 DAC 电路版图

5.2.3 比较器电路

图 5.6(a)是比较器的原理图，(b)是对应的版图，比较器版图设计时，在比较器的外围加 N 阱和保护环，隔离模拟电路和数字电路。



(a) 原理图



(b) 版图

图 5.6 预放大锁存比较器

5.2.4 数字控制电路

图 5.7 是数字控制逻辑电路版图。数字电路版图不需要考虑信号干扰问题，因此不需要加保护环，隔离等等，因此实现比较容易。




图 5.7 数字控制逻辑电路版图

5.2.5 整体电路

整体电路包括数字部分和模拟部分，两部分的版图均采用深阱隔离，数字电源和模拟电源单独供电。由于受到芯片面积的限制，PAD 的引脚布局在芯片的三个边，最终版图的总体面积为 0.98mm^2 ，如图 5.8 所示。表 5.1 给出了 PAD 电路功能表。




图 5.8 SAR ADC 整体版图

表 5.1 PAD 电路功能表

管脚号	管脚名称	管脚功能
1~3,14~22	D1~D12	数字输出
4	SYSCLK	外接时钟
6,11	VREF+,VREF-	外接参考
7,10	INP ,INN	差分输入
8,9	AVDD, AGND	模拟电源和地
12	LUOF	输出到逻辑分析仪
13,5	DVDD, DGND	数字输出电源和地

5.3 电路系统后仿真

完成版图设计后，提取参数进行后仿真，在采样点数为 128 个，采样率 30MS/s，输入信号为奈奎斯特频率，信号摆幅为 2.8V 时，得到图 5.9 所示的后仿真结果。SAR ADC 信号噪声失真比 SNDR 是 69dB，有效位数 ENOB 是 11.2bit，无杂散动态范围 SFDR 是 76.1dB。对 SAR ADC 整体电路进行瞬态仿真，并对流过电源的电流求平均，平均电流乘以电源电压即可得到系统的总功耗，本设计后仿真得到的系统功耗是 13.4mW。




图 5.9 奈奎斯特采样率下 SAR ADC 后仿结果

使用 MATLAB 对后仿真输出曲线数据进行处理，得到 DNL 如图 5.10 所示。在图 5.10 中，DNL 极大值均出现在在电容阵列切换点，如 512、1024、2048、4096 等点，其中最大 DNL 为 0.6LSB，小于 1LSB，即在这些点不存在失码。将 DNL 累加，得到 SAR ADC 的 INL 特性如图 5.11 所示，可见 INL 都在 ± 0.95 LSB 以内，比前仿真真大 0.45LSB，这是由于电容寄生效应引起的。和前仿真一样，后仿真 INL 也基本以 256 个码为周期变化，这说明后仿真电容阵列第 8 位与第 9 位的电容匹配误差也较大。




图 5.10 DNL 性能




图 5.11 INL 性能

表 5.2 是 SAR ADC 后仿真结果与设计指标对照表，可见后仿真各项参数满足设计指标要求。

表 5.2 SAR ADC 后仿性能参数表

	设计指标	后仿真结果
电源电压(V)	3.3	3.3
采样率(MS/s)	30	30
分辨率(bit)	12	12
有效位数(bit)	>11	11.2
微分非线性(DNL)	$\leq 1\text{LSB}$	0.6LSB
积分非线性(INL)	$\leq 1\text{LSB}$	0.95LSB
功耗(mW)	<15	13.4

5.4 SAR ADC 测试方案

本设计采用 TSMC 0.35 μm CMOS 工艺实现 SAR ADC，芯片的照片和各个引脚见图 5.12 所示，INP、INN 是差分输入信号，AVDD、DVDD、AGND、DGND 分别是电源电压和地，其中供电电压 3.3V，VR+、VR-是外接参考电平，SYS 是外接时钟信号，D1~D12 是数字输出，LUOF 是供给逻辑分析仪的时钟信号。




图 5.12 SAR ADC 芯片照片

芯片的测试框图如图 5.13 所示，测试阶段用到的仪器有电源、信号源、逻辑分析仪，具体用到的测试仪器清单见表 5.3。电源为芯片提供模拟电压、数字电压和参考电平，信号源提供差分输入信号、时钟信号，通过逻辑分析仪读 SAR ADC 的数字输出，输出结果经过后期处理即可得到 ADC 的有效位数、信噪比等指标。




图 5.13 SAR ADC 测试框图

表 5.3 测试仪器清单

仪器	数量
时钟 ADVANTEST D3186	一台
输入信号 Tektronix AFG3252	两台
逻辑分析仪 Agilent 16901A	一台
待测芯片测试板	一块
示波器 Tektronix MSO 71254C	一台
直流电压源	两台
万用表	一只

图 5.14 是测试板的 PCB 图，采用双层布线，为了降低模拟信号和数字信号间的干扰，PCB 板虚线左边走模拟信号，虚线右边走数字信号，板子左边的上下层板连接模拟地，右边的上下层板连接数字地，模拟地、模拟电源和数字地、数字电源分别采用磁珠连接到一起。




图 5.14 SAR ADC 测试版 PCB 图

SAR ADC 芯片测试包括静态测试和动态测试，本课题将对 SAR ADC 芯片进行了静态测试和动态测试。测试时输入端接差分的正弦信号，共模电压为 1.6V，幅度为 700mV，提供 3.3V 的电源电压，两路参考分别为 0.5V 和 2.7V。

1)静态测试

准静态测试采用低频正弦波信号作为输入信号测试 ADC 静态性能，而低频正弦信号的频率需要满足：

$$f_0 \leq \frac{f_s}{2^N \pi} \tag{5.1}$$

本课题将测试采样率为 30MS/s 时 ADC 芯片的静态特性，所以输入信号频率需要小于 2.33KHz，这里输入信号频率为 500Hz，对 ADC 的静态特性进行分析。

2) 动态测试

设置芯片采样率为 30MS/s 时, 输入信号分别为 14.98169839MS/s、7.463396779MS/s 和 3.737188873MS/s, 对测试后得到的数据分别进行 8192 点的 FFT 分析, 计算 ADC 的信噪比、有效位数和无杂散动态范围, 对 SAR ADC 的动态特性进行分析。

另外由于工艺角的偏差, 芯片静态工作点与设置的值可能存在偏差。因此, 在测试阶段, 可以分别改变输入信号的偏置和幅度, 两路参考的电平, 寻找 ADC 工作的最佳设置。

5.5 本章小结

本章节首先讨论了版图设计中需要考虑的设计规则以及寄生参数对电路的影响, 然后给出了单元电路的版图、SAR ADC 整体版图和后仿真结果; 最后分析了设计测试板需要考虑的因素, 并给出测试板的电路图、芯片测试方案。由于时间关系, 对于已返回的芯片尚未进行测试, 后期将会对本文设计的 SAR ADC 芯片进行详细的测试。

第六章 总结与展望

6.1 总结

本课题的主要任务是基于中高速无线传感网对 ADC 芯片的要求,采用 TSMC 0.35 μm CMOS 工艺完成中高速、中高精度、低功耗 SAR ADC 的研究与设计。本文分别从提高转换速度和精度、降低电路功耗等方面改进 SAR ADC 单元电路模块。采用改进的栅压自举开关作为采样开关,增加放电回路和充电回路,加速采样管的关断和开启,提高了开关采样线性度;为了保证 DAC 的单调性,高 3 位电容采用温度计编码。考虑开关的驱动能力,每个开关最多直接驱动 8 个单位电容;在预放大锁存比较器电路中增加交叉耦合电容,减小了回馈噪声,改进的预放大器改善了比较器的延迟时间;SAR 数字控制逻辑采用动态锁存器来完成比较结果的存储,减小了电路面积和功耗。最终实现了中高速、中高精度、低功耗 SAR ADC。

本文完成的主要工作:

1) 详细分析了采用不同结构实现 SAR ADC 系统设计。通过分析电流定标型、电压定标型、电荷定标型以及其他几种定标型结构的 SAR ADC,得出了几种结构的优缺点和应用领域,最终采用电荷定标型结构实现 SAR ADC 设计,DAC 电路采用单位电容桥接的分段电容结构,减小电路的总电容,为了保证 DAC 的单调性,高 3 位电容采用温度计编码。从仿真结果看出,在保证较高的采样率情况下,SAR ADC 具有较高的信号分辨率。

2) 详细分析了 SAR ADC 的总体电路、改进的单元电路和具体实现电路。详细分析了影响采样保持电路精度的非理想因素,采用改进的栅压自举开关实现采样保持电路,提高电路的采样精度;分析了 DAC 模块中电容的失配、寄生电容对 ADC 静态性能的影响,并根据上述分析确定单位电容的取值;采用预放大锁存比较器,对其工作原理和失调电压进行了详细地分析,给出了比较器时间延迟的改善方法和回馈噪声消除的措施。数字控制逻辑采用动态锁存器来完成比较器结果的存储。最后给出了 ADC 整体电路的前仿真结果。

3) 具体介绍版图设计中需要考虑的设计因素,如布局、电源供给和接地问题、全差分设计、保护环、屏蔽以及互连。本文列出了 SAR ADC 单元电路版图、整体电路版图和后仿真结果。本设计实现的 SAR ADC 芯片采用键合测试,分析了设计测试板时需要考虑的因素,并给出测试板的电路图、芯片测试方案。

4) 本设计采用 TSMC 0.35 μm CMOS 工艺实现 12bit 30MS/s 低功耗的 SAR ADC 设计,整体电路版图面积为 0.98mm²,品质因数为 190fJ/conv-step。相比于文献[21]和文献[26],在相同的 0.35 μm CMOS 工艺设计下,本文设计的 SAR ADC 在保证较高分辨率的采样精度下,转换速率和品质因数都得到了很大程度地提高。实现了在芯片成本较低地情况下,设计的低功耗 SAR ADC 具有较高地采样精度和较高地转换速率。

6.2 展望

由于设计时间仓促，本课题尚有不足之处需要进一步地改善，接下来的工作可以从如下几方面展开：

1) 参考电平的改进。本课题的参考电平采用外接的方式，考虑到信号源内阻，采样时等效导通电阻变大，采样时间常数变大，这会使得栅压自举开关的采样精度下降。可以考虑在片内设计电流模基准，给 DAC 电容阵列以及其他模块提供参考电平。

2) DAC 电容阵列版图改进。版图设计采用共质心的布局方式，冗余电容的上下极板均短接置地，单位电容周围的电性存在差异，会造成增益误差和非线性。可以将高位冗余电容的上极板和高位单位电容的上极板接到一起，保证单位电容周围电性相同，减小误差。这会带来增益误差，可以通过校正电路修正。

3) 电容切换方法的改进。采用的单调切换方法，DAC 的输出是单调增加的，这样比较器的输入共模电平改变，使得比较器失调的改变，影响 ADC 的精度。可以采用新型的电容切换方法，在保证低功耗切换的前提下，稳定差分结构 DAC 的输出共模电平，从而保证比较器输入共模电平稳定。

4) 模数混合电路版图设计和测试电路板的改进。版图整体布局虽然考虑了布局、电源供给和接地问题、全差分设计、保护环、屏蔽以及互连等等问题，但在具体设计时未能综合考虑这些因素，后仿真性能相对于前仿真下降很多。因此，后期需要对版图设计所需要考虑的因素进行深入地认识。在设计芯片测试板时，考虑了信号匹配，避免信号串扰，数字电源、数字地和模拟电源、地分开设计，PCB 板空白地方打孔减小噪声等等。但对 PCB 板信号完整性问题没有做过多地考虑，显然会导致信号损失失真，使得测试性能下降，同样后期还需对 PCB 的设计问题进行深入分析。

5) 电容匹配精度的提高。在现有工艺条件下，采用改进的结构降低电容匹配误差，使得测试的 DNL 和 INL 均在 $\pm 1\text{LSB}$ 以内，从而减小漏码。

6) 芯片测试。熟练掌握逻辑分析仪，数字滤波器等实验仪器的使用方法，继续对本文设计的芯片进行测试，得到多组数据，分析芯片各个性能参数的变化情况。

参考文献

- [1] 李娜.高速逐次逼近模数转换器研究与设计[D].南京,东南大学,2015
- [2] 孙彤.低功耗逐次逼近模数转换器的研究与设计[D].北京,清华大学,2007
- [3] Jiang T, Liu W, Zhong F Y, et al. A Single-Channel, 1.25-GS/s, 6-bit, 6.08-mW Asynchronous Successive-Approximation ADC With Improved Feedback Delay in 40-nm CMOS[J]. IEEE Journal of Solid-State Circuits, 2012, 47(10): 2444-2453
- [4] Khosrov D S, Hadidi K, Khoei A. A New Successive Approximation Architecture for High Speed Low Power ADCs[J]. International Journal AEU of Electronics and Communications, 2006, 60:217-223
- [5] Hong H C, Lee G M. A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 8-bit Successive Approximation ADC[J]. IEEE Journal of Solid-State Circuits, 2007, 42(10):2161-2168
- [6] S.Le Tual, P.Singh, C.Curis. A 20GHz-BW 6b 10GS/s 32mW time- interleaved SAR ADC with Master T amp;H in 28nm UTBB FDSOI technology[J].IEEE ISSCC, 2014, pp. 382-383
- [7] Harpe P J A, Busze B, Philips K, et al. A 0.47-1.6mW 5-bit 0.5-1 GS/s Time-Interleaved SAR ADC for Low-Power UWB Radios[J].IEEE Journal of Solid-State Circuits, 2012, 47(7): 1594-1602
- [8] Janssen E, Doris K, Zanicopoulos A, et al. An 11b 3.6GS/s time-interleaved SAR ADC in 65nm CMOS[C].Solid-State Circuits Conference Digest of Technical Papers, 2013: 464-465
- [9] Y. Duan and E. Alon.A 12.8GS/s time-interleaved SAR ADC with 25GHz 3dB ERBW and 4.6b ENOB[J]. IEEE CICC, Sept. 2013
- [10]Verbruggen B, Iriguchi M, de la Guia Solaz M, et al. A 2.1mW 11b 410 MS/s dynamic pipelined SAR ADC with background calibration in 28nm digital CMOS[C].VLSI Circuits ,2013, C268-C269
- [11]Verbruggen B, Iriguchi M, Craninckx J. A 1.7mW 11b 250 MS/s 2-Times Interleaved Fully Dynamic Pipelined SAR ADC in 40nm Digital CMOS[J].IEEE Journal of Solid-State Circuits, 2012, 47(12):2880-2887
- [12]M. Furuta, M. Nozawa, and T. Itakura.A 10-bit, 40-MS/s, 1.21 mW pipelined SAR ADC using single-ended 1.5-bit/cycle conversion technique[J].IEEE J. Solid State Circuits, Jun. 2011,vol. 46, no. 6, pp. 1360-1370
- [13]Liu W, Huang P, Yun Chiu. A 12-bit, 45-MS/s, 3-mW Redundant Successive Approximation Register Analog-to-Digital Converter With Digital Calibration[J].IEEE Journal of Solid-State Circuits, 2011, 46(11): 2661-2672
- [14]McNeill J A, Ka Yan Chan, Coln M C W, David C L. All-Digital Background Calibration of a Successive Approximation ADC Using the "Split ADC" Architecture[J].IEEE Transactions on Circuits and Systems,2011, 58(10):2355-2365
- [15]Chang A H, Hae-Seung Lee, Boning D. A 12b 50MS/s 2.1mW SAR ADC with redundancy and digital background calibration[C].ESSCIRC (ESSCIRC), 2013: 109-112
- [16]Morie T. A 71dB-SNDR 50MS/s 4.2mW CMOS SAR ADC by SNR Enhancement Techniques Utilizing Noise[C].ISSCC Dig.Tech.Papers,2013:272-274
- [17]Kapusta R, Junhua Shen, Decker S, et al.A 14b 80 MS/s SAR ADC With 73.6 dB SNDR in 65 nm CMOS[J].IEEE Journal of Solid-State Circuit, 2013, 48(12):3059-3066
- [18]Jin J, Gao Y, Sanchez-Sinencio E. An Energy-Efficient Time-Domain Asynchronous 2b/Step

- SAR ADC With a Hybrid R-2R/C-3C DAC Structure[J].IEEE Journal of Solid-State Circuits, 2014, 49(6):1383-1396
- [19]Jia Hao Cheong, Chan Kok Lim, Khannur P B, et al. A 400-nW 19.5-fJ/Conversion-Step 8-ENOB 80-kS/s SAR ADC in 0.18- μ m CMOS[J].IEEE Transactions on Circuits and Systems, 2011, 58(7):407-411
- [20]Wiessflecker M, Hofer G, Holweg G, et al. An 11 bit SAR ADC combining a split capacitor array with a resistive ladder and a configurable noise time domain comparator[C].Circuits and Systems (MWSCAS),2012:101-104
- [21]Wei Liu, Tingcun Wei, Panjie Guo, Yongcai Hu.Design of a Novel 12-bit 1MS/s Charge Redistribution SAR ADC for CZT Detectors[J].2014 IEEE 9th Conference Industrial Electronics and Applications (ICIEA) , 2014,Page(s): 867 – 871
- [22]Michael Inerfield AK, Feng Su,et al. An 11.5-ENOB 100-MSs 8mW Dual-Reference SAR ADC in 28nm CMOS[J].VLSI Circuits, 2014,1-2
- [23]Masoud Ensafdaran WN. High Speed SAR ADC Using Fast Conversion Loop[J].Radio and Wireless Symposium (RWS), 2014 IEEE, 2014,193-195
- [24]Hegong Wei, Chi-Hang Chan, U-Fat Chio. A 0.024mm² 8b 400MS/s SAR ADC with 2b/Cycle and Resistive DAC in 65nm CMOS[C].ISSCC, 2011,188-190
- [25]彭新芒, 杨银堂, 朱樟明.一种采用0.5 μ m CMOS工艺的多通道SAR ADC[J].微电子学: 2007,37 (2) ,217-218
- [26]王兴意.基于0.35 μ m混合信号CMOS工艺的12位、100ksps SAR ADC的设计与实现[D].湖南, 国防科学技术大学, 2010
- [27]吴华灵.高速逐次逼近式模数转换器研究与设计[D].南京,东南大学,2014
- [28]Yan Zhu C-HC, Seng-Pan U et al. A 10.4-ENOB 120MS/s SAR ADC with DAC Linearity Calibration in 90nm CMOS[J].ASSCC,2013 IEEE, 2013,69-72
- [29]纪宗南.集成 A/D 转换器应用技术和实用线路[M].北京,中国电力出版社,2009 年 1 月
- [30]McCall, K, et al.A 6-bit 125MHz CMOS A/D converter[J].CICC, May.1992,pp.16.8.1-16.8.4
- [31]Willie L.Thompson. Low-power radio-frequency SiGe analog-to-digital converter[C].IEEE International Geo-science and Remote Sensing Symposium,2003.vol.1:503-505
- [32]王若虚.超高速 A/D 转换结构[J].微电子学,1997,27(5):285-292
- [33]Taft,R.C.;Menkus,C.A.;Tursi,M.R.A1.8-V1.6-G Sample/s 8-b self calibrating folding ADC with 7.26 ENOB at Nyquist frequency[J].Solid-State Circuits, IEEE Journal of Year, Dec. 2004, 2107 - 2115
- [34]Q.Wu,A.Wang.A 12bits/200MHz resolution/sampling/power-optimized ADC in 0.25 μ m SiGe BiCMOS[C].IEEE International Symposium on Circuits and Systems,2005.vol. 6: 6174 ~6177
- [35]Samiran Haier.A 160MSPS 8-bit pipeline base ADC[C].18th InternationalConference on VLSI Design,2005,313-318
- [36]S.H.Lewis. Optimizing the Stage Resolution in Pipelined, Multistage, Analog-to-Digital Converter for Video-Rate Applications[J].IEEE Trans. on Circuit and System-11, Aug. 1992,vol.39, no.8, p.516-23
- [37]J.C.Candy and G.C.Temes.Over-sampling method for data conversion in Over-sampling Delta-Sigma Data Converters[M].IEEE Press, New York, 1992
- [38]张媛媛,姜岩峰. Σ - Δ 模拟/数字转换器综述[J].微电子学,2006 年 04 期,pp456-460
- [39]Richard K.Hester, Khen-Sang Tan, John W.Fattarusio etc. Fully Differential ADC with Rail-to-Rail Common-Mode Range and Nonlinear Capacitor Compensation[J].IEEE Journal

- of Solid-State Circuits, Feb.1989,vol.25,No.1, pp.173-183
- [40]T. Yoshida, M. Akagi, M. Sasaki, and A. Iwata.A 1 V supply successive Approximation ADC with rail-to-rail input voltage range[J]. IEEE ISCAS, May 23–26.2005, vol. 1, pp. 192–195
- [41]Harald Neubauer, Thomas Desel and Hans Hauer.A Successive Approximation A/D Converter with 16bit 200kS/s in 0.6um CMOS using Selfcalibration and Low Power Techniques[J]. IEEE, 2001: 859-862
- [42]R. Jacob Baker. CMOS Circuit Design, Layout and Simulation[M]. Second Edition, Wiley-IEEE Press, 2003
- [43] Suarez, Ricardo E.; Gray, P.R.; Hodges, D. All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part II[J].IEEE Journal of Solid-State Circuits, 1975, 10(6): 379-385
- [44]S. Ogawa and K. Watanabe.A switched-capacitor successive-approximation analog-to-digital converter[J].IEEE Int. Symp.Circuits and System, 1991,pp. 1577-1580
- [45]Singh, S.P.; Prabhakar, A.; Bhattacharyya, A.B. C-2C Ladder-Based D/A Converters for PCM Codecs[J]. IEEE Journal of Solid-State Circuits, 1987, 22(6): 1197-1200
- [46]Behzad,Razavi.模拟 CMOS 集成电路设计[M].陈贵灿等译,西安:西安交通大学出版社, 2003:330-363
- [47]张道源.高速折叠插值模数转换器的研究与设计[D].南京,东南大学,2014
- [48]L.Wanget al.A High-speed high-resolution low-distortion CMOS bootstrapped switch[J]. IEEE Symp. Circuits Syst, 2007, pp. 1721–1724
- [49]Hjltmrson,Robert Hagglund. Layout Generation of Matched Capacitor[C].National Conf, Ratio Science,Stockholm Sweden,2002
- [50]Jinook Song , In-Cheol Park.Statistical Modeling of Capacitor Mismatch Effects for Successive Approximation Register ADCs[C], SoC Design Conference (ISOCC), Nov. 2011, 302-305
- [51]TSMC. PDK_Doc, T035MMSP001[EB/OL]. TaiWan, TSMC, 2010
- [52]W. T. ZHOU, C. C. Lee. Analysis of Capacitor Mismatch Effect in SAR A/D Converter[J]. Microelectronic, Apr. 2007,37(2):200-204
- [53]Chun-Cheng Liu,Soon-Jyh.A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure[J]. Solid-State Circuits,IEEE Journal of,2010, 45(4),731-740
- [54]Doernberg J, Gray P R, Hodges D A. A 10-bits 5 Msample/s CMOS two-step flash ADC[J]. IEEE SolSta Cire, 1989, 24(2):241-249
- [55]Bernhard Goll.Comparators in Nanometer CMOS Technology[M].Springer-Verlad Berlin Heidelberg ,2015
- [56]Figueiredo, P.M.;Vital, J.C. Low kickback noise techniques for CMOS latched comparators[J]. IEEE International Circuit and System Symposium,2004,I-537-40
- [57]R.Jacob Baker;Harry W.Li; David E.Boyce.CMOS 电路设计-布局和仿真[M].陈中间建等译,机械工业出版社,2006:783–788

致谢

研究生阶段的学习和生活即将结束，回首过去，感觉自己收获良多，这些都离不开老师的教诲，同学们的陪伴和家人的支持。

首先我要感谢我的导师孟桥教授。孟老师治学严谨，平易近人，在学习方面和生活方面给予我悉心的指导和帮助，孟老师经常教导我们不要拘泥于已有的研究，要敢于尝试和突破，同时还给我们传授些为人处事方面的道理和经验，这些都使我受益匪浅，在这里，我要向孟老师致以我最衷心的感谢。

感谢射光所所长王志功教授，王老师带领射光所各位老师筹建了射频光电集成电路研究所，为我们提供了良好的科研平台，王老师还经常邀请学术大师来所交流，让我们可以跟进国际前沿，对我们学术视野的开拓非常有帮助。

感谢校外导师赵文遐高工，对我们工程硕士各个阶段学习成绩的肯定和提出的宝贵建议。

感谢射光所的其他老师们，感谢章丽老师在半导体工艺方面的耐心指导和帮助，感谢李伟老师在芯片测试方面的帮助。

感谢我的师兄师姐李冬、李娜、王林锋和贺文伟，感谢他们在电路设计方面给予的建议和指导。

感谢刘玮、王曾祺在 PCB 测试板方面的细致指导。

感谢祁磊、张昆仑、许阳、窦盼和徐晨等同学，在电路设计方面，通过和他们讨论交流，我收获很多。

最后我要感谢我的家人，感谢他们对我的支持和鼓励，他们是我不断进步的动力。

硕士阶段发表论文

- [1] 陈海波, 孟桥, 李冬, 张昆仑, 王林锋. 应用于无线通信收发系统锁相环的研究, 电子器件, 2015 (已录用)

